[发明专利]EEPROM中调节隔离结构高度的方法

说明书

技术领域

本发明涉及一种半导体集成电路制造工艺，特别是涉及一种EEPROM的制造工艺。

背景技术

一些半导体器件，例如EEPROM，包括不同电压的器件实现各种功能。工作电压较低(如5V)的逻辑器件主要运用于外围电路以及输入输出端口，又称为低压器件。工作电压较高(如大于12V)的高压器件运用于存储模块，提供实现擦、写操作的高压。如何集成低压器件与高压器件，特别是如何调节低压器件区与高压器件区的隔离结构高度是工艺集成的难点。

对于上述半导体器件，例如EEPROM，通常高压器件的大部分区域要求较厚的栅氧化层，而低压器件要求较薄的栅氧化层。其制造工艺通常为：

第1步，在整个器件的高压区和低压区都生长一层较厚的栅氧化层，其厚度适合高压器件，称为高压栅氧化层；

第2步，用阻挡层(如光刻胶)保护高压区，然后采用湿法腐蚀工艺去除低压区的栅氧化层；

第3步，在器件的低压区生长一层较薄的栅氧化层，其厚度适合低压器件，称为低压栅氧化层；此时由于高压区被阻挡层所保护，不会生长栅氧化层；

第4步，去除高压区的阻挡层。

上述方法第2步中，湿法腐蚀工艺同时会作用于低压区的隔离结构。所述隔离结构通常为二氧化硅，以场氧隔离(LOCOS)或浅槽隔离(STI)工艺制造。这样经过上述4步制造器件的高压区和低压区的栅氧化层之后，低压区的隔离结构高度将明显比高压区的隔离结构要低。器件在高压区和低压区的不同的隔离结构高度对于整个器件是不利的，隔离结构过高，会造成多晶刻蚀残留的危险；隔离结构过低，会导致整个器件漏电。

发明内容

本发明所要解决的技术问题是提供一种EEPROM中调节隔离结构高度的方法，可以保持EEPROM器件的高压区和低压区的隔离结构为同一高度。

为解决上述技术问题，本发明EEPROM中调节隔离结构高度的方法，包括如下步骤：

第1步，在EEPROM的高压区和低压区都生长一层高压栅氧化层；

第2步，在硅片表面旋涂光刻胶，曝光、显影后仅暴露出EEPROM的高压区的隧穿窗口和隔离结构，采用湿法腐蚀工艺去除掉所述暴露区域的部分二氧化硅，去除硅片表面的光刻胶；

第3步，在EEPROM的高压区和低压区都淀积一层多晶硅；

第4步，采用光刻和刻蚀工艺去除EEPROM低压区的多晶硅和高压栅氧化层；

第5步，在EEPROM的低压区生长一层低压栅氧化层。

对于EEPROM而言，利用掩膜版对隧穿窗口(即隧穿氧化层)进行刻蚀为现有步骤，本发明巧妙地将这一步骤加以利用，使其不仅对隧穿窗口进行刻蚀，而且对高压区的隔离结构进行刻蚀，相当于在这一步中降低了高压区的隔离结构的高度。这样高压区的隔离结构高度就与低压区的隔离结构高度一致，有利于整个EEPROM器件的形貌改进，从而提高数据保持特性。本发明所述方法

附图说明

图1～图5是本发明所述方法的各步骤示意图。

图中附图标记说明：

10为高压区硅衬底；11为高压区隔离结构；20为低压区硅衬底；21为低压区隔离结构；30为高压栅氧化层；30a为隧穿氧化层；40为光刻胶；50为多晶硅；60为低压栅氧化层。

具体实施方式

本发明EEPROM中调节隔离结构高度的方法包括如下步骤：

EEPROM分为高压区和低压区两部分，其中高压区用于制造高压器件，低压区用于制造低压器件。

第1步，请参阅图1，高压区的硅衬底10中具有隔离结构11，低压区的硅衬底20中具有隔离结构21，隔离结构11、21为采用场氧隔离或浅槽隔离制造的介质材料，优选为二氧化硅。此时隔离结构11、21具有大致相同的高度。

在EEPROM的高压区和低压区都生长一层高压栅氧化层30，其厚度适合高压器件的大部分区域。

第2步，请参阅图2，在硅片表面旋涂光刻胶40，曝光、显影后光刻胶40仅暴露出EEPROM的高压区的隧穿窗口和隔离结构11。采用湿法腐蚀工艺去除掉所述暴露区域的部分二氧化硅，即去除掉所述隧穿窗口中的部分高压栅氧化层30，同时去除掉部分的所述隔离结构11。最后去除硅片表面的光刻胶40。

其中对隧穿窗口的高压栅氧化层进行刻蚀，是为了形成EEPROM高压区的存储晶体管的隧穿氧化层30a，隧穿氧化层30a的厚度小于高压栅氧化层30的厚度。电子和/或空穴将穿越隧穿氧化层30a，实现EEPROM的写入或擦除。

此时高压区的隔离结构11被部分刻蚀，因此其高度低于低压区的隔离结构21。