[发明专利]具有屏蔽栅的功率MOS器件结构及其制备方法

说明书

技术领域

本发明涉及一种功率MOS器件，具体涉及一种具有屏蔽栅的功率MOS器件。本发明还涉及一种具有屏蔽栅的功率MOS器件的制备方法。

背景技术

在半导体功率器件领域中，现有的比较先进的带有屏蔽栅结构的功率MOSFET(MOS晶体管)，与传统不带屏蔽栅结构的沟槽MOSFET相比，会带来栅漏电容的大幅度减少和击穿电压的大幅度增加，从使器件具有更低的功耗和开关速度。带有屏蔽栅结构的沟槽MOSFET具有的优良性能使其在应用中具有很大优势。对这种结构改进能使栅漏电容进一步降低，截止时耐击穿电压进一步提高。

发明内容

本发明所要解决的技术问题是提供一种具有屏蔽栅的功率MOS器件，它可以优化器件的性能。

为解决上述技术问题，本发明具有屏蔽栅的功率MOS器件，在沟槽底部有底部离子注入区，所述底部离子注入区的掺杂类型与体区相同，掺杂浓度比漂移区(即外延层)高，底部离子注入区位于漂移区内，且所述底部离子注入区与源极形成电连接。

本发明还提供一种具有屏蔽栅的功率MOS器件的制备方法，其包括：先对硅衬底进行深阱注入，而在深阱注入前的光刻工艺中，去除预设接触注入区的位置处的光刻胶，而后进行深阱的注入；在刻蚀硅衬底形成沟槽之后，进行离子注入在沟槽底部下方的漂移区之内形成底部离子注入区，所注入离子的导电类型与体区的导电类型相同，掺杂浓度比所述漂移区的掺杂浓度要高；之后先采用光刻工艺定义出接触注入区的图形，而后再次进行相同掺杂类型的离子注入，在位于深阱上的部分沟槽内壁的表面和硅平面的表面形成接触注入区，所述接触注入区用于后续工艺中通过接触孔工艺将所述底部离子注入区和源区进行电连接；而在后面源区的注入，采用光刻胶保护接触注入区位置处的硅表面。

本发明的具有屏蔽栅的功率MOS器件，在原有结构的基础上，增加沟槽底部离子注入区，为中等浓度的杂质扩散区，而后用高浓度沟槽浅表杂质扩散区(即接触注入区)连接底部离子注入区和源区。同时在底部离子注入区之后，在源区的注入制备中将部分用于连接底部离子注入区的区域加以定义，用于防止早期穿通和寄生管效应影响。本发明的功率MOS器件，底部离子注入区与外延层里的载流子相互耗尽，底部离子注入区与源区电连接使得截止时载流子耗尽进一步增加并栅漏之间得到进一步屏蔽，因而使其在带屏蔽栅结构的基础上对栅漏电容进一步降低，同时又进一步增加了源漏击穿电压(或者在击穿电压相同时提高外延浓度从而降低通态电阻)。从功耗和开关速度两方面大幅度提高了器件性能，对于一些高端电源管理电路的应用，特别是低侧MOSFET(low side)的性能有明显改善。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细的说明：

图1为本发明的具有屏蔽栅的功率MOS器件的制备方法流程图；

图2为本发明的具有屏蔽栅的功率MOS器件的结构示意图；

图3为实施本发明的制备方法中深阱注入的示意图；

图4为实施本发明的制备方法中接触注入区形成后的结构示意图；

图5为实施本发明的制备方法中上层栅形成后的结构示意图。

其中a为连接区域，b为非连接区域。

具体实施方式

本发明的具有屏蔽栅的功率MOS器件，为在原有结构的基础上，增加沟槽底部的底部离子注入区(见图2a)，部分沟槽内壁和硅平面的接触注入区(见图2b)，所述底部离子注入区的掺杂类型与体区相同，掺杂浓度比外延层(即器件的漂移区)高，底部离子注入区的在外延层内，且底部离子注入区与源极形成电连接。

本发明的具有屏蔽栅的功率MOS器件的制备方法，一个具体的流程参见图1，包括：

1)先对硅衬底进行深阱注入，在外延层内形成深阱，深阱的导电类型与外延层相反。在深阱注入前的光刻工艺中，去除预设接触注入区的位置处的光刻胶(即在接触注入区位置处不形成深阱区)，而后进行深阱的注入(见图3)。

2)在刻蚀硅衬底形成沟槽之后，进行离子注入在沟槽底部下方的漂移区(外延层)内形成底部离子注入区，所注入离子的导电类型与器件体区的导电类型相同，掺杂浓度比漂移区(外延层)的掺杂浓度要高。

3)之后先采用光刻工艺定义出接触注入区的图形，而后再次进行相同掺杂类型的离子注入，在位于深阱上的部分沟槽内壁的表面和硅平面的表面形成接触注入区(见图4)，接触注入区为欧姆接触区，用于后续工艺中通过接触孔工艺将底部离子注入区和源区进行电连接。

4)而在后面源区的注入，采用光刻胶保护接触注入区位置处的硅表面，即在有接触注入区的位置处不进行源区的注入(见图5)。