[发明专利]SRAM的版图结构及其制造方法

说明书

技术领域

本发明涉及一种半导体集成电路器件，特别是涉及一种SRAM(StaticRandom Access Memory，静态随机存取存储器)器件。

背景技术

目前的SRAM器件在形成后，都是通过化学气相淀积(CVD)工艺淀积一层介质材料作为层间介质(ILD)，再通过光刻和刻蚀工艺形成通孔，最后通过物理气相淀积(PVD)工艺在通孔中填入金属将SRAM器件连出来。

请参阅图1，这是现有的SRAM器件的版图示意图，其中其中稀疏的点填充区域表示多晶硅，斜线填充区域表示金属连线，横线填充区域表示有源区(硅)，密集的点填充区域表示接触孔电极。图1中的NMOS1和PMOS1形成CMOS1，NMOS2和PMOS2形成CMOS2。CMOS1的栅极(如果将电极分为6行，这是第4行的电极)通过金属线与CMOS2的漏极相连。CMOS2的栅极(如果将电极分为6行，这是第2行的电极)通过金属线与CMOS1的漏极相连。CMOS1与CMOS2之间形成闩锁(latch)。

而PMOS1的漏极与NMOS1的漏极之间是通过接触孔电极和金属连线实现的；PMOS2的漏极与NMOS2的漏极之间也是通过接触孔电极和金属连线实现的。随着SRAM器件尺寸的缩小，对生产工艺的要求越来越高，特别是要求接触孔的尺寸随之缩小，这给接触孔的刻蚀工艺带来很大的挑战。

发明内容

本发明所要解决的技术问题是提供一种SRAM的版图结构，与现有SRAM的版图结构相比更简单、更易于制造。为此，本发明还要提供所述SRAM的版图结构的制造方法。

为解决上述技术问题，本发明SRAM的版图结构包括有源区、第一层多晶硅、第二层多晶硅、接触孔电极和金属连线；

所述SRAM单元划分为CMOS1和CMOS2；其中CMOS1由晶体管PMOS1和NMOS1组成，CMOS2由晶体管PMOS2和NMOS2组成；

晶体管PMOS1的漏极和NMOS1的漏极通过第二层多晶硅相连接，晶体管PMOS2的漏极和NMOS2的漏极也通过第二层多晶硅相连接；

CMOS 1的栅极、PMOS2的漏极、NMOS2的漏极通过金属连线相连接；CMOS2的栅极、PMOS1的漏极、NMOS1的漏极通过金属连线相连接。

所述SRAM的版图结构的制造方法包括如下步骤：

初始状态：硅衬底上具有多晶硅栅极，多晶硅栅极上覆盖有氮化硅阻挡层，多晶硅栅极两侧具有氮化硅侧墙；

所述多晶硅栅极为第一层多晶硅；

第1步，在硅片表面淀积一层多晶硅，该层多晶硅为第二层多晶硅；刻蚀该第二层多晶硅，使该第二层多晶硅连接晶体管PMOS1的漏极和NMOS1的漏极，还使该第二层多晶硅连接晶体管PMOS2的漏极和NMOS2的漏极；

第2步，在硅片表面淀积一层层间介质，在该层间介质和/或氮化硅阻挡层中刻蚀通孔，并在所述通孔中填充金属形成接触孔电极；

第3步，在层间介质之上淀积一层金属薄膜，并刻蚀成金属连线，金属连线连接CMOS1的栅极、PMOS2的漏极和NMOS2的漏极，还连接CMOS2的栅极、PMOS1的漏极和NMOS1的漏极。

本发明具有版图结构简单、制造方便的优点。

附图说明

图1是现有的SRAM器件的版图示意图；

图2是本发明SRAM器件的版图示意图；

图3a～图3h是本发明SRAM器件的版图结构的制造方法的各步骤示意图。

图中附图标记说明：

10为硅衬底；11为第一层多晶硅；12为氮化硅；13为第二层多晶硅；14为层间介质；15为接触孔电极；16为金属连线。

具体实施方式

请参阅图2，这是本发明SRAM的版图结构的示意图。其中面积最大的点划线矩形方框表示一个SRAM单元，其中包括CMOS1和CMOS2。CMOS1由晶体管PMOS1和NMOS1组成，CMOS2由晶体管PMOS2和NMOS2组成。图中横线填充区域表示有源区10，最稀疏点填充区域表示第一层多晶硅11，较密集点填充区域表示第二层多晶硅13，最密集点填充区域表示接触孔电极15，斜线填充区域表示金属连线16。晶体管PMOS1的漏极和NMOS1的漏极通过第二层多晶硅13相连接。晶体管PMOS2的漏极和NMOS2的漏极也通过第二层多晶硅13相连接。CMOS1的栅极、PMOS2的漏极、NMOS2的漏极通过金属连线16相连接。CMOS2的栅极、PMOS1的漏极、PMOS2的漏极也通过金属连线16相连接。