[发明专利]超速时延测试系统及测试方法

权利要求书

1.一种超速时延测试系统，其特征在于，包括时钟信号选择器和位于被 测电路扫描链上的测试时钟生成模块，

所述测试时钟生成模块，用于根据在扫描移入阶段扫描移入的控制位生 成测试时钟，将所述测试时钟输入所述时钟信号选择器，所述测试时钟包含 加载边缘和捕获边缘，所述加载边缘和所述捕获边缘的时延差代表超速测试 时的时钟周期；

所述时钟信号选择器，用于从测试时钟、被测电路的工作时钟、和扫描 时钟中选择，将选择的时钟输入被测电路时钟树上。

2.根据权利要求1所述的超速时延测试系统，其特征在于，

所述测试时钟生成模块包括选择信号生成子模块、触发信号生成模块、 多个延迟控制子模块和或门，

所述选择信号生成子模块，用于生成选择信号；

触发信号生成模块，用于根据所述全局扫描使能信号生成触发信号；

所述延迟控制子模块包括触发器，所述触发器的状态位由在扫描移入阶 段扫描移入的控制位确定；

所述延迟控制子模块，用于对第一输入信号进行延迟处理后输出第一输 出信号，对第二输入信号进行延迟处理后输出第二输出信号，根据所述触发 器的状态位控制第一输入信号到第一输出信号之间的延迟，根据所述触发器 的状态位控制第二输入信号到第二输出信号之间的延迟；

所述延迟控制子模块相互级联，第一级所述延迟控制子模块的第一输入 信号和第二输入信号为所述触发信号，最后一级所述延迟控制子模块输出的 第一输出信号和第二输出信号经所述或门后生成所述测试时钟；

所述时钟信号选择器进一步用于根据所述选择信号和全局扫描使能信号 从测试时钟、被测电路工作时钟、和扫描时钟中选择，将选择的时钟输入被 测电路时钟树上。

3.根据权利要求2所述的超速时延测试系统，其特征在于，

每一级延迟控制子模块的延迟范围为下一级延迟控制子模块的延迟范围 的2倍，所述延迟范围为所述延迟控制子模块中第二输入信号到第二输出信 号的最大延迟同所述延迟控制子模块中第一输入信号到第一输出信号最大延 迟的时延差。

4.根据权利要求2所述的超速时延测试系统，其特征在于，

所述延迟控制子模块还包括上部延迟时延单元、第一选择器、下部延迟 时延单元、和第二选择器；

所述触发器的状态位在扫描移入阶段通过添加了控制位的初始化向量扫 描移入；

所述第一输入信号通过连接线输入所述第一选择器的第一输入端，通过 所述上部延迟时延单元输入所述第一选择器的第二输入端；

所述第一选择器，用于根据所述触发器的状态位对所述第一选择器的第 一输入端和第二输入端的信号进行选择，从所述第一选择器的输出端输出所 述第一输出信号；

所述第二输入信号通过连接线输入所述第二选择器的第一输入端，通过 所述下部延迟时延单元输入所述第二选择器的第二输入端；

所述第二选择器，用于根据所述触发器的状态位对所述第二选择器的第 一输入端和第二输入端的信号进行选择，从所述第二选择器的输出端输出所 述第二输出信号。

5.根据权利要求2所述的超速时延测试系统，其特征在于，

所述选择信号生成子模块，用于在所述扫描移入阶段的最后一个时钟周 期生成电位为高电平的选择信号，并在加载边缘和捕获边缘之间的时间内保 持所述选择信号为高电平；

所述时钟信号选择器在选择时进一步用于在所述全局扫描使能信号为高 电平时，选择扫描时钟，在所述全局扫描使能信号为低电平并且选择信号为 高电平时，选择所述测试时钟，在所述全局扫描使能信号为低电平并且选择 信号为低电平时，选择所述工作时钟。

6.根据权利要求2所述的超速时延测试系统，其特征在于，

所述系统还包括嵌入被测电路扫描链的内部扫描使能信号生成模块；

所述内部扫描使能信号生成模块，用于根据输入的所述时钟信号选择器 选择的时钟和所述全局扫描使能信号生成驱动被测电路扫描链中扫描触发器 的内部扫描使能信号。