[发明专利]NMOS场效应晶体管辅助触发的互补型SCR结构

说明书

技术领域

本发明属于集成电路领域，尤其涉及一种互补型SCR结构用于改善 集成电路ESD防护的可靠性。

背景技术

自然界的静电放电(ESD)现象是引起集成电路产品失效的最主要的 可靠性问题。有关研究调查表明，集成电路失效产品的30％都是由于遭受 静电放电现象所引起的。因此，改善集成电路静电放电防护的可靠性对提 高产品的成品率乃至带动整个国民经济具有不可忽视的作用。

静电放电现象根据电荷来源的不同，通常分为三种放电模式：HBM (人体放电模式)，MM(机器放电模式)，CDM(组件充电放电模式)。 而最常见也是工业界产品必须通过的两种静电放电模式是HBM和MM。 当发生静电放电时，电荷通常从芯片的一只引脚流入而从另一只引脚流 出，此时静电电荷产生的电流通常高达几个安培，在电荷输入引脚产生的 电压高达几伏甚至几十伏。如果较大的ESD电流流入内部芯片则会造成 内部芯片的损坏，同时，在输入引脚产生的高压也会造成内部器件发生栅 氧击穿现象，从而导致电路功能的失效。因此，为了防止内部芯片遭受 ESD损伤，对芯片的每个引脚都要进行有效的ESD防护。而ESD防护单 元的设计主要考虑两个要点：一是ESD防护单元能够泄放较大的ESD电 流；二是ESD防护单元能将输入引脚端电压箝制在低电位。

在ESD防护的研究发展过程中，二极管、GGNMOS(栅接地的 NMOS)、SCR(可控硅)等器件通常被作为ESD防护单元。随着CMOS 工艺的发展，CMOS集成电路已经成为集成电路发展的主流。对于CMOS 集成电路，在芯片的输入/输出端通常带有输入缓冲级/输出缓冲级或是 MOS器件的栅极作为输入。因此，在发生ESD事件时，ESD产生的应力 (电压)会直接作用于MOS器件的栅氧化层上，如果ESD防护单元不能 及时开启并将输入端箝制在低电位(通常指低于内部MOS器件的栅氧化 层击穿电压)，则会引起输入端/输出端MOS器件的栅氧化层发生击穿现 象，从而造成芯片功能的失效。

由于SCR结构具有很低的维持电压，并且内部存在正反馈回路，因 此，SCR结构具有很强的ESD电流泄放能力，在ESD防护领域成为了主 流的防护结构。但是，对于普通的SCR结构，一个最大的缺点是它的触 发电压(一般指N阱与P阱间的雪崩击穿电压)较高，以致于普通的SCR 不适用于深亚微米乃至纳米尺度集成电路的ESD防护。

互补型SCR结构是由美国专利(U.S.Pat.Nos.5473169)提出的用于 CMOS集成电路的片上ESD防护结构。

图1为该专利的互补型SCR的等效电路图，该防护结构由第一可控 硅SCR1和第二可控硅SCR2构成输入端IN到正电源线VDD以及负电源 线VSS的互补型ESD防护方案。第一可控硅SCR1由双极型晶体管10和 双极型晶体管11构成，其中双极型晶体管10的发射极通过阱电阻16接 正电源线VDD，双极型晶体管10的基极通过阱电阻14接正电源线VDD， 双极型晶体管11的发射极接需保护的芯片引脚IN；双极型晶体管11的基 极通过阱电阻17接负电源线VSS。

第二可控硅SCR2由双极型晶体管12和双极型晶体管13构成，其中 双极型晶体管12的发射极通过阱电阻18接需保护的芯片引脚IN，双极 型晶体管12的基极通过阱电阻15接正电源线VDD，双极型晶体管13的 发射极接负电源线VSS；双极型晶体管13的基极通过阱电阻19接负电源 线VSS。

图2为该互补型SCR的横向剖面图，该工艺采用的是单阱(P阱) CMOS工艺，利用N型硅为衬底。其中的阱电阻14和阱电阻15为寄生 的衬底电阻，阱电阻16，阱电阻17，阱电阻18以及阱电阻19为寄生的P 阱(P_well)电阻。N型衬底29上设有N+注入有源区20、N+注入有源 区22、N+注入有源区24、N+注入有源区26，P+注入有源区21、P+注入 有源区23、P+注入有源区25、P+注入有源区27、P阱28a、P阱28b、P 阱28c、P阱28d，其中N+注入有源区20、N+注入有源区24以及P+注入 有源区25接正电源线VDD，P+注入有源区21和N+注入有源区26接至 芯片输入端IN，N+注入有源区22和P+注入有源区23、P+注入有源区27 接至负电源线VSS。