[发明专利]感测放大器和使用感测放大器的半导体集成电路

说明书

相关申请的交叉引用

根据35 U.S.C§119(a)，本申请要求2009年6月30日向韩国知识产权局提交的韩国申请No.10-2009-0058933的优先权，其全部内容通过引用合并进来，如同全部列出一样。

技术领域

本文描述的本发明的实施例涉及半导体电路技术，具体地说涉及感测放大器和使用感测放大器的半导体集成电路。

背景技术

如图1所示，根据传统技术的半导体集成电路10包括位线‘BL’、/位线‘BLB’、字线‘WL’、存储单元11、感测放大器12以及预充电电路13和14。

用于感测并放大存储单元11中记录的数据的部件即感测放大器12电连接在位线‘BL’和/位线‘BLB’之间，并且包括多个晶体管‘M1’至‘M6’。

交叉耦合锁存器形式的感测放大器12包括反相器对，反相器对由晶体管M1和M2以及晶体管M3和M4构成。

晶体管‘M5’电连接在交叉耦合锁存器与电源端‘VDD’之间。晶体管‘M5’的栅极接收控制信号‘SAP’。晶体管‘M6’电连接在交叉耦合锁存器和接地端‘VSS’之间。晶体管‘M6’的栅极接收控制信号‘SAN’。控制信号‘SAP’和‘SAN’是确定向感测放大器12供应电能的时刻的信号。

预充电电路13和14根据位线均衡信号‘BLEQ’，将位线对预充电到位线预充电电压‘VBLP’电平。预充电电路13和14可以由多个晶体管‘M7’至‘M12’组成。

此时，由于元件和工艺的问题，在构成感测放大器12的反相器对的晶体管之间可能出现不匹配。由于所述不匹配，可能出现形成反相器对的晶体管之间的偏移，即阈值电压与电路设计的阈值电压不同带来的差异。

此外，由于晶体管‘M5’和‘M6’以及构成预充电电路13和14的晶体管‘M7’至‘M12’是与电源连接的部件，它们被设计成具有比构成感测放大器12的反相器对的晶体管‘M1’至‘M4’更大的尺寸。

根据传统技术的如上述配置的半导体集成电路在字线‘WL’被激活之前，通过预充电电路13和14将位线‘BL’和/位线‘BLB’预充电到位线预充电电压‘VBLP’电平。

此后，当字线‘WL’被激活用于读取或刷新操作时，位线‘BL’和/位线‘BLB’进行电荷共享。

在一段时间流逝之后，通过电荷共享，位线‘BL’和/位线‘BLB’的电压差达到期望的电平或更大的电平，这时控制信号‘SAP’和‘SAN’被激活。

根据控制信号‘SAP’和‘SAN’的激活来操作感测放大器12，使得可以进行对存储单元11中记录的数据进行感测和放大操作。

根据上述传统技术的半导体集成电路具有以下问题。

首先，位线‘BL’和/位线‘BLB’被预充电为相同的电压电平，即预充电电压‘VBLP’电平。然而，感测放大器未反映由于反相器对的偏移导致的位线‘BL’和/位线‘BLB’的电压差，因此可能出现故障。

例如，假定存储单元11中记录“1”。当字线‘WL’被激活时，位线‘BL’的电压电平高于位线预充电电压‘VBLP’，并且/位线‘BLB’的电压电平将维持位线预充电电压‘VBLP’。此时，如果假定晶体管‘M2’的阈值电压比设计时的阈值电压小，并且晶体管‘M4’的阈值电压比设计时的阈值电压大，则位线‘BL’的电压通过晶体管‘M2’经晶体管‘M6’被放电，使得存储单元11中的数据被错误地感测为“0”。

其次，由于需要晶体‘M5’和‘M6’用于供电和需要晶体管‘M7’至‘M12’用于预充电操作，故出现形成晶体管的电路面积的减少。

发明内容

在本发明的一个实施例中，一种感测放大器包括：反相器对，该反相器对的任一个输入端电连接到位线，而另一个输入端电连接到/位线；以及控制器，配置为响应于第一控制信号，将所述位线和/位线预充电到对应于反相器对的偏移的电平，以及响应于第二控制信号，通过将反相器对的输出端电连接到所述位线对，以通过反相器对来感测所述位线和/位线的电压差。

在本发明的另一个实施例中，一种感测放大器包括：第一反相器和第二反相器，电连接在位线和/位线之间，并形成交叉耦合锁存器；第一晶体管，配置为响应于第一控制信号，将第一反相器的输入端连接到第一反相器的输出端；第二晶体管，配置为响应于第一控制信号，将第二反相器的输入端连接到第二反相器的输出端；第三晶体管，配置为响应于第二控制信号，将第一反相器的输出端连接到位线；以及第四晶体管，配置为响应于第二控制信号，将第二反相器的输出端连接到/位线。