[发明专利]分栅型埋入式浮栅的非易失性存储器的制造方法有效
| 申请号： | 201010102331.8 | 申请日： | 2010-01-28 |
| 公开（公告）号： | CN101777520A | 公开（公告）日： | 2010-07-14 |
| 发明（设计）人： | 江红;李冰寒 | 申请（专利权）人： | 上海宏力半导体制造有限公司 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 郑玮 |
| 地址： | 201203上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 分栅型 埋入 式浮栅 非易失性存储器 制造 方法 | ||
1.一种分栅型埋入式浮栅的非易失性存储器的制作方法，包括：
提供半导体衬底以及位于半导体衬底上的刻蚀阻挡层，在所述的刻蚀阻 挡层上形成开口；
在所述开口内侧壁形成偏移侧墙；
以所述刻蚀阻挡层和偏移侧墙为掩膜，刻蚀半导体衬底，在半导体衬底 内形成沟槽；
在沟槽内壁形成衬氧化层，随后形成嵌入所述衬氧化层的浮栅；
去除所述偏移侧墙；
在所述刻蚀阻挡层的开口内壁形成隧道氧化层；
在所述开口侧壁形成依次覆盖隧道氧化层的控制栅极、第一绝缘层；
以所述刻蚀阻挡层和第一绝缘层为掩膜，依次刻蚀隧道氧化层，浮栅和 衬氧化层至暴露出沟槽底部，形成两个分离的包括第一绝缘层、控制栅极， 隧道氧化层，浮栅和衬氧化层的结构单元；
以所述刻蚀阻挡层和第一绝缘层为掩膜，在半导体衬底内进行第一离子 注入，形成源极；
在两个分离的结构单元的内侧壁形成第二绝缘层；
在两个分离的结构单元之间的间隙中填充第二传导层；
去除刻蚀阻挡层；
在隧道氧化层外侧的半导体衬底内进行第二离子注入，形成漏极。
2.根据权利要求1所述的分栅型埋入式浮栅的非易失性存储器的制作方 法，其特征在于，在所述的刻蚀阻挡层上形成开口之后，还包括以刻蚀阻挡 层为掩膜，在半导体衬底内进行第三离子注入，形成阱区域，以及第四离子 注入，以调节所述非易失性存储器的阈值电压的工艺步骤。
3.根据权利要求1所述的分栅型埋入式浮栅的非易失性存储器的制作方 法，其特征在于，所述的第二传导层的材料为多晶硅。
4.根据权利要求1所述的分栅型埋入式浮栅的非易失性存储器的制作方 法，其特征在于，所述的浮栅以及控制栅的材料为多晶硅。
5.根据权利要求1所述的分栅型埋入式浮栅的非易失性存储器的制作方 法，其特征在于，所述的衬氧化层，隧道氧化层的材料为氧化硅。
6.根据权利要求1所述的分栅型埋入式浮栅的非易失性存储器的制作方 法，其特征在于，所述控制栅极在所述刻蚀阻挡层开口内形成。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司，未经上海宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201010102331.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
