[发明专利]分栅型埋入式浮栅的非易失性存储器的制造方法

说明书

技术领域

本发明涉及半导体制作技术领域，具体涉及一种分栅型埋入式浮栅的非 易失性存储器的制造方法。

背景技术

非易失性存储器(Non-volatile Memory，NVM)是一种具有MOS晶体管 结构的存储单元，因具有可多次进行数据的存入，读取，抹除等特性，且存 入的数据在断电之后也不会消失，因此被广泛应用于个人计算机和电子设备。 然而，随着半导体组件朝小型化逐渐发展，存储器的尺寸也随着线宽减少而 缩小，连带使得非挥发性存储器中的源极对浮置栅极的耦合率大幅降低。

通常，非易失性存储器一般包括源区、漏区、沟道区、控制栅和浮栅。 浮栅结构是非易失性存储单元的MOS晶体管与普通MOS晶体管最主要的区 别，其在这种存储单元结构中起到存储电荷的作用，使得存储单元在断电的 情况下依然能够保持所存储的信息，从而使得这种存储器有非易失性的特点。 目前，非易失性存储器的浮栅结构包括叠栅或分栅结构，参考附图1所示， 为现有的一种分栅结构的非易失性存储器的结构示意图，所述的非易失性存 储器包括：半导体衬底10；位于半导体衬底10上的两个分离的结构单元，所 述结构单元包括依次位于半导体衬底上的衬氧化层11、浮栅12、隔离介质层 13和支撑介质层14，其中所述的浮栅外侧面为尖角形状；位于两个分离的结 构单元之间的半导体衬底10内的源极17；位于两个分离的衬氧化层11、浮 栅12、隔离介质层13内侧壁的第一侧壁层15；填充两个分离的结构单元之 间的间隙的第二传导层16；位于两个分离的结构单元外侧壁和所述结构单元 外侧半导体衬底上，呈L型的隧道介质层18；位于L型的隧道介质层外侧的 控制栅极19；位于控制栅极外侧半导体衬底内的漏极20。

所述的非易失性存储器的制作方法参考美国专利6706592的描写，在说 明书所描写的制作方法中，需要多次形成光刻胶掩膜的工艺步骤，增加了制 作工艺的成本，并且，随着非易失性存储器尺寸的变小，浮栅的尺寸也随之 缩小，在其它条件不变的情况下，源极对浮栅的电荷的耦合率降低，从而影 响非易失性存储单元编程能力，导致非易失性存储单元性能下降，而且，形 成的非易失性存储器的耦合率难以控制。

发明内容

本发明要解决的技术问题在于，提供一种分栅型埋入式浮栅的非易失性 存储器的制造方法，减小了形成掩膜的次数，同时，在整个存储单元形成的 过程当中，由于埋入式浮栅的优势，提高了非易失性存储器写入的能力，同 时使擦除/写入的耦合率在工艺生产中更加容易控制。

本发明提供一种分栅型埋入式浮栅的非易失性存储器的制作方法，包括：

提供半导体衬底以及位于半导体衬底上的刻蚀阻挡层，在所述的刻蚀阻 挡层上形成开口；

在所述开口内侧壁形成偏移侧墙；

以所述刻蚀阻挡层和偏移侧墙为掩膜，刻蚀半导体衬底，在半导体衬底 内形成沟槽；

在沟槽内壁形成衬氧化层，随后形成嵌入所述衬氧化层的浮栅；

去除所述偏移侧墙；

在所述刻蚀阻挡层的开口内壁形成隧道氧化层；

在所述开口侧壁形成依次覆盖隧道氧化层的控制栅极、第一绝缘层；

以所述刻蚀阻挡层和第一绝缘层为掩膜，依次刻蚀隧道氧化层，浮栅和 衬氧化层至暴露出沟槽底部，形成两个分离的包括第一绝缘层、控制栅极， 隧道氧化层，浮栅和衬氧化层的结构单元；

以所述刻蚀阻挡层和第一绝缘层为掩膜，在半导体衬底内进行第一离子 注入，形成源极；

在两个分离的结构单元的内侧壁形成第二绝缘层；

在两个分离的结构单元之间的间隙中填充第二传导层；

去除刻蚀阻挡层；

在隧道氧化层外侧的半导体衬底内进行第二离子注入，形成漏极。

进一步，在所述的刻蚀阻挡层上形成开口之后，还包括以刻蚀阻挡层为 掩膜，在半导体衬底内进行第三离子注入，形成阱区域，以及第四离子注入， 以调节所述非易失性存储器的阈值电压的工艺步骤。

与现有技术相比，本发明所述的分栅型埋入式浮栅的非易失性存储器的 制作方法，只需在半导体衬底上形成一层刻蚀阻挡层作为掩膜，直至去除刻 蚀阻挡层的工艺之前，都无需再形成其它的掩膜，简化了分栅型埋入式浮栅 的非易失性存储器制作工艺，降低了成本。