[发明专利]共享字线的分栅式闪存制造方法有效
申请号: | 201010102356.8 | 申请日: | 2010-01-28 |
公开(公告)号: | CN101777521A | 公开(公告)日: | 2010-07-14 |
发明(设计)人: | 曹子贵 | 申请(专利权)人: | 上海宏力半导体制造有限公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 郑玮 |
地址: | 201203上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 共享 分栅式 闪存 制造 方法 | ||
1.一种共享字线的分栅式闪存制造方法,其特征在于,包括下列步骤:
提供一半导体衬底,并依次沉积二氧化硅层、浮栅多晶硅层和氮化硅层;
对所述氮化硅层进行干法刻蚀直至露出所述浮栅多晶硅层,形成多个凹槽;
对所述凹槽内的浮栅多晶硅层进行干法刻蚀,形成浮栅斜面;
在上述结构表面沉积一层均匀氧化物并对其进行干法刻蚀露出所述氮化硅 层顶部和部分所述浮栅多晶硅层,在所述凹槽侧壁形成侧墙氧化物;
在上述结构表面沉积隔离氧化物;
在上述结构表面沉积控制栅多晶硅层;
对所述控制栅多晶硅层和隔离氧化物进行干法刻蚀,直至露出所述氮化硅 层顶部和凹槽底部的部分浮栅多晶硅层;
对所述露出的浮栅多晶硅层进行干法刻蚀,并进一步湿法刻蚀其下的二氧 化硅层,直至露出所述半导体衬底;
对凹槽底部的半导体衬底进行离子注入,形成位线;
在上述结构表面沉积高密度等离子体氧化物并对其进行研磨,直至露出所 述氮化硅层顶部;
湿法刻蚀去除所述氮化硅层,并进一步利用干法刻蚀去除露出的浮栅多晶 硅层和湿法刻蚀去除二氧化硅层,直至露出半导体衬底;
在上述结构上沉积隧穿氧化物层和字线多晶硅;
对所述字线多晶硅进行研磨露出所述高密度等离子体氧化物;
所述浮栅多晶硅层经过该方法制造得到的浮栅靠近字线的一端具有尖端结 构,其与所述字线形成自对准结构。
2.根据权利要求1所述的共享字线的分栅式闪存制造方法,其特征在于, 所述二氧化硅层的厚度为大于等于100埃。
3.根据权利要求1所述的共享字线的分栅式闪存制造方法,其特征在于, 所述浮栅多晶硅层的厚度为600~800埃。
4.根据权利要求1所述的共享字线的分栅式闪存制造方法,其特征在于, 所述氮化硅层的厚度为4000~5000埃。
5.根据权利要求1所述的共享字线的分栅式闪存制造方法,其特征在于, 所述均匀氧化物的厚度为200~500埃。
6.根据权利要求1所述的共享字线的分栅式闪存制造方法,其特征在于, 所述隔离氧化物的厚度为大于等于100埃。
7.根据权利要求1所述的共享字线的分栅式闪存制造方法,其特征在于, 所述控制栅多晶硅层的厚度为500~1000埃。
8.根据权利要求1所述的共享字线的分栅式闪存制造方法,其特征在于, 所述高密度等离子体氧化物的厚度为2000~5000埃。
9.根据权利要求1所述的共享字线的分栅式闪存制造方法,其特征在于, 所述隧穿氧化物层的厚度为100~200埃。
10.根据权利要求1所述的共享字线的分栅式闪存制造方法,其特征在于, 所述字线多晶硅的厚度为1500~3000埃。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海宏力半导体制造有限公司,未经上海宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010102356.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造