[发明专利]共享字线的分栅式闪存制造方法

说明书

技术领域

本发明涉及半导体设计制造领域，且特别涉及一种共享字线的分栅式闪存 制造方法。

背景技术

闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究 的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各 类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等 移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体 管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存 储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只 读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部 分市场份额，成为发展最快的非挥发性半导体存储器。

然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制， 通过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度 的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时候， 由于受到结构的限制，实现器件的编程电压进一步减小将会面临着很大的挑战。

一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存 由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性 能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦 除”等优点，应用尤为广泛。但是由于分栅式闪存相对于堆叠栅闪存多了一个 字线从而使得芯片的面积也会增加，因此如何在提高芯片性能的同时进一步减 小芯片的尺寸是亟需解决的问题。

发明内容

本发明提出一种共享字线的分栅式闪存制造方法，能够在保持芯片的电学 隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以降低擦除电压， 避免过擦除的问题。

为了达到上述目的，本发明提出一种共享字线的分栅式闪存制造方法，包 括下列步骤：

提供一半导体衬底，并依次沉积二氧化硅层、浮栅多晶硅层和氮化硅层；

对所述氮化硅层进行干法刻蚀直至露出所述浮栅多晶硅层，形成多个凹槽；

对所述凹槽内的浮栅多晶硅层进行干法刻蚀，形成浮栅斜面；

在上述结构表面沉积一层均匀氧化物并对其进行干法刻蚀露出所述氮化硅 层顶部和部分所述浮栅多晶硅层，在所述凹槽侧壁形成侧墙氧化物；

在上述结构表面沉积隔离氧化物；

在上述结构表面沉积控制栅多晶硅层；

对所述控制栅多晶硅层和隔离氧化物进行干法刻蚀，直至露出所述氮化硅 层顶部和部分凹槽底部的浮栅多晶硅层；

对所述露出的浮栅多晶硅层进行干法刻蚀，并进一步湿法刻蚀其下的二氧 化硅层，直至露出所述半导体衬底；

对凹槽底部的半导体衬底进行离子注入，形成位线；

在上述结构表面沉积高密度等离子体氧化物并对其进行研磨，直至露出所 述氮化硅层顶部；

湿法刻蚀去除所述氮化硅层，并进一步利用干法刻蚀去除露出的浮栅多晶 硅层和湿法刻蚀去除二氧化硅层，直至露出半导体衬底；

在上述结构上沉积隧穿氧化物层和字线多晶硅；

对所述字线多晶硅进行研磨露出所述高密度等离子体氧化物。

进一步的，所述浮栅多晶硅层经过该方法制造得到的浮栅靠近字线的一端 具有尖端结构，其与所述字线形成自对准结构。

进一步的，所述二氧化硅层的厚度为大于等于100埃。

进一步的，所述浮栅多晶硅层的厚度为600～800埃。

进一步的，所述氮化硅层的厚度为4000～5000埃。

进一步的，所述均匀氧化物的厚度为200～500埃。

进一步的，所述隔离氧化物的厚度为大于等于100埃。

进一步的，所述控制栅多晶硅层的厚度为500～1000埃。

进一步的，所述高密度等离子体氧化物的厚度为2000～5000埃。

进一步的，所述隧穿氧化物层的厚度为100～200埃。

进一步的，所述字线多晶硅的厚度为1500～3000埃。