[发明专利]像素阵列基板

权利要求书

1.一种像素阵列基板，其特征在于，该像素阵列基板包括：

一基板；

多条第一扫描线与多条第二扫描线，该多条第一扫描线和该多条第 二扫描线成对设置在该基板上；

多条数据线，与该多条第一扫描线和该多条第二扫描线垂直相互交 叉设置；

多个像素，其包括多个第一像素与多个第二像素，且位于成对的一 该第一扫描线、一该第二扫描线与该多条数据线之间，其中该多个第一 像素与该多条第一扫描线及该多条数据线的一第一侧相连，该多个第二 像素与该多条第二扫描线及该多条数据线的一第二侧相连；

多个第一补偿结构，各该第一补偿结构位于所对应的该数据线的该 第二侧，各该第一补偿结构包括：

一第一导体图案，与该第一扫描线连接；

一第一半导体图案，位于该第一导体图案上方；

一第一源极补偿图案，至少部分位于该第一半导体图案上且与该 数据线电连接；以及

多个第二补偿结构，各该第二补偿结构位于所对应的该数据线的该 第一侧，各该第二补偿结构包括：

一第二导体图案，与该第二扫描线连接；

一第二半导体图案，位于该第二导体图案上方；以及

一第二源极补偿图案，至少部分位于该第二半导体图案上且与 该数据线电连接。

2.根据权利要求1所述的像素阵列基板，其特征在于，该第一像素 包括一第一栅极、一第一半导体层、一第一源极以及一第一漏极，该第一 栅极与该第一扫描线电连接，该第一半导体层位于该第一栅极上方，该第 一源极与该第一漏极至少部分位于该第一半导体层上且该第一源极与该 数据线电连接。

3.根据权利要求2所述的像素阵列基板，其特征在于，该第一源极 与该第一栅极边界切齐处具有一第一宽度，该第一源极补偿图案与该第一 导体图案边界切齐处具有一第二宽度，该第一宽度等于该第二宽度。

4.根据权利要求1所述的像素阵列基板，其特征在于，该第二像素 包括一第二栅极、一第二半导体层、一第二漏极以及一第二源极，该第二 栅极与该第二扫描线电连接，该第二半导体层位于该第二栅极上方，该第 二源极与该第二漏极至少部分位于该第二半导体层上且该第二源极与该 数据线电连接。

5.根据权利要求4所述的像素阵列基板，其特征在于，该第二源极与 该第二栅极边界切齐处具有一第三宽度，该第二源极补偿图案与该第二导 体图案边界切齐处具有一第四宽度，该第三宽度等于该第四宽度。

6.根据权利要求1所述的像素阵列基板，其特征在于，该多个第一导 体图案与该多条第一扫描线一体成形。

7.根据权利要求1所述的像素阵列基板，其特征在于，该多个第一源 极补偿图案与该多条数据线一体成形。

8.根据权利要求1所述的像素阵列基板，其特征在于，该多个第二导 体图案与该多条第二扫描线一体成形。

9.根据权利要求1所述的像素阵列基板，其特征在于，该多个第二源 极补偿图案与该多条数据线一体成形。

10.根据权利要求2所述的像素阵列基板，其特征在于，各该第一像 素的该第一漏极包括：

一梳型部，环绕该第一源极，该梳型部具有至少两条分支，该至少两 条分支中的至少一个延伸至该第一栅极之外以定义出位于该第一栅极之 外的至少一凸出部；以及

一连接部，由该梳型部延伸至该第一栅极外，且该凸出部与该连接部 分别位于该第一栅极的相对两侧，其中该凸出部与该第一栅极边界切齐处 具有一第五宽度，该连接部与该第一栅极边界切齐处具有一第六宽度，该 第五宽度等于该第六宽度。

11.根据权利要求10所述的像素阵列基板，其特征在于，该梳型部的 该至少两条分支中的一个延伸至该第一栅极之外，而另一个完全地位于该 第一栅极所在区域中以使该至少一凸出部的数量为一。