[发明专利]数据输出电路有效
申请号: | 201010105820.9 | 申请日: | 2010-01-28 |
公开(公告)号: | CN102081957A | 公开(公告)日: | 2011-06-01 |
发明(设计)人: | 李根一 | 申请(专利权)人: | 海力士半导体有限公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 杨林森;康建峰 |
地址: | 韩国京畿*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数据 输出 电路 | ||
相关申请的交叉引用
本申请要求2009年11月30日提交的第10-2009-0117388号韩国专利申请的优先权,其整体内容通过引用合并于此。
技术领域
本发明的多个示例实施例涉及一种用于在多种类型的半导体芯片中输出数据的数据输出电路。
背景技术
图1是传统数据输出电路的框图。
参照图1,传统数据输出电路包括输出单元110和预加重(pre-emphasis)单元120。
输出单元110包括被配置为通过数据焊盘(data pad)输出数据的输出驱动器。输出单元110包括上拉驱动器111和下拉驱动器112。
当数据P_DATA变成逻辑高电平时上拉驱动器111接通,并且上拉数据焊盘DQ。当上拉驱动器111上拉数据焊盘DQ时,数据焊盘DQ变成逻辑高电平并且高数据被输出。当数据N_DATA变成逻辑低电平时下拉驱动器112接通,并且下拉数据焊盘DQ。当下拉驱动器112下拉数据焊盘DQ时,数据焊盘DQ变成逻辑低电平并且低数据被输出。输入到上拉驱动器111和下拉驱动器112的阻抗码PCODE<0:5>和NCODE<0:5>是用于校准上拉驱动器111和下拉驱动器112的电阻的码。阻抗码PCODE<0:5>和NCODE<0:5>由布置在ZQ暂存区(未示出)附近的校准电路产生。具体地,根据数据P_DATA和N_DATA的逻辑值来确定接通输出单元110的上拉驱动器111和下拉驱动器112中的哪一个。当上拉驱动器111和下拉驱动器112接通时它们的电阻由阻抗码PCODE<0:5>和NCODE<0:5>确定。
在数据P_DATA和N_DATA转变时,预加重单元120执行提高输出数据的驱动能力的预加重操作。预加重单元120包括上拉预加重驱动器121和下拉预加重驱动器122。
当加重数据PPE_DATA为逻辑高电平时,上拉预加重驱动器121接通并且将数据焊盘DQ驱动至逻辑高电平。当加重数据NPE_DATA为逻辑低电平时,下拉预加重驱动器122接通,并且将数据焊盘DQ驱动至逻辑低电平。当加重数据PPE_DATA从逻辑低电平转变为逻辑高电平时它具有逻辑高电平,并且当加重数据NPE_DATA从逻辑高电平转变为逻辑低电平时它具有逻辑低电平。在数据P_DATA和N_DATA转变时,预加重单元120连同输出单元110一起驱动数据焊盘DQ,从而提高数据的驱动能力(drivability)。输入到预加重单元120的码PPRE<0:2>和NPRE<0:2>是用于设定预加重单元120的阻抗的码。预加重单元120的阻抗由方式寄存器组(MRS)设定。随着预加重单元120的阻抗减小,预加重操作增加。另一方面,随着预加重单元120的阻抗增大,预加重操作减少。
图2是示出了图1的数据输出电路的操作的时序图。
从图2中可以看出,数据P_DATA和N_DATA由上拉驱动器111和下拉驱动器112驱动至数据焊盘DQ。此外,在数据P_DATA和N_DATA的转变期间激活加重数据PPE_DATA和NPE_DATA,并且预加重单元120进行操作以改善数据焊盘DQ的数据的驱动。
当预加重操作应用于输出电路时,输出数据特性显著改善。然而,附加用于预加重操作的驱动器增大了输出电路的面积和输出端子的电容,引起转换速率下降。
发明内容
本发明的一个实施例着眼于一种执行预加重或者去加重操作而无需附加任何预加重或者去加重驱动器的数据输出电路。
根据本发明的一个实施例,一种数据输出电路包括:多个驱动器,被配置为根据阻抗码接通/断开以向输出节点输出数据,其中阻抗码被划分为具有选择性地接通驱动器的值的第一组和具有断开驱动器的值的第二组,并且在预加重时段期间接通由第二组控制的驱动器中的至少一部分。
可以在预加重时段期间根据预加重码接通从第二组控制的驱动器中选择的多个驱动器。
根据本发明的另一个实施例,一种数据输出电路包括:上拉驱动器,包括多个上拉电阻器以上拉输出节点;下拉驱动器,包括多个下拉电阻器以下拉输出节点;上拉控制器,配置为在高数据被输出时根据上拉阻抗码接通/断开多个上拉电阻器,并且进一步在预加重时段期间接通根据上拉阻抗码断开的上拉电阻器中的至少一部分;以及下拉控制器,配置为在低数据被输出时根据下拉阻抗码接通/断开多个下拉电阻器,并且进一步在预加重时段期间接通根据下拉阻抗码断开的下拉电阻器中的至少一部分。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010105820.9/2.html,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置