[发明专利]一种体接触器件结构及其制造方法

说明书

技术领域

本发明通常涉及半导体器件及其制造方法，具体来说，涉及一种基于栅极替代工艺的体接触器件结构及其制造方法。

背景技术

对于MOSFET器件来说，体接触对其电学特性影响是一个非常重要的特征。首先，它可以减小由浮体效应导致的转换速度的不确定性，再者，可以方便从外部连接到诸如混频器(Mixer)和压控振荡器(VCO，VoltageControlled Oscillator)等电路设计的体。目前在绝缘硅(SOI)技术中常用的体接触结构主要是T型栅和H型栅结构，但这两种结构都需要形成有源区的体接触区(701)和其上的体接触(702)，并需要隔栅(703)来隔离体接触区(701)和源漏区(704)，如图7所示的T型栅结构为例，这样的结构增加了器件的面积，并导致多余的寄生效应，比如寄生栅体电容(parasitic gate-body capacitor)、寄生体接触电阻(parasitic body resistor)等，如图8所示，寄生栅体电容(720)指隔栅(703)与本征体(700)之间的寄生电容，寄生体接触电阻(730)指体接触(702)与本征体(700)之间的寄生电阻，这些寄生效应降低了器件的性能，另外由于这些寄生效应的存在，对SOI短沟道器件的本征电学测试变得困难。

因此，需要提出一种能够有效减少或排除寄生效应的体接触器件结构。

发明内容

本发明提供了一种制造体接触器件结构的方法，所述方法包括：提供半导体衬底，所述半导体衬底内有隔离区；在所述半导体衬底和隔离区上形成伪栅堆叠，以及在所述伪栅堆叠侧壁形成侧墙，以及在所述半导体衬底内形成源极区和漏极区，并覆盖所述源极区、漏极区以及隔离区形成绝缘介电层；将伪栅堆叠一端去除，暴露衬底和隔离区以形成开口，其中伪栅堆叠未去除部分为体引出堆叠，所述体引出堆叠包括体引出层，所述体引出层直接和衬底接触；在所述开口内形成替代栅堆叠，所述替代栅堆叠包括栅介质层和栅电极；在所述源极区和漏极区上形成源漏接触，在所述体引出堆叠中的体引出层上形成体接触以及在替代栅堆叠的栅电极上形成栅极接触。其中所述体引出层由半导体或半导体化合物材料形成，且采用与所述衬底不同的材料形成。

本发明还提供了一种体接触器件结构，所述结构包括：具有半导体衬底，其中所述半导体衬底内有隔离区；在半导体衬底上形成的源极区和漏极区；形成于所述源极区和漏极区之间的半导体衬底和隔离区上的体引出堆叠和替代栅堆叠；其中所述体引出堆叠包括体引出层；所述替代栅堆叠包括栅介质层和栅电极；形成于所述体引出堆叠和替代栅堆叠侧壁的侧墙；形成于所述源极区和漏极区的源漏接触，以及体引出层上的体接触，以及栅电极上的栅极接触。其中所述体引出层由半导体或半导体化合物材料形成，且采用与所述衬底不同的材料形成。

通过采用本发明所述的方法形成的体接触器件结构，有效的减小了寄生效应，提高了体接触器件结构的性能。

附图说明

图1示出了发明实施例的体接触器件结构的俯视图；

图2示出了本发明实施例的体接触器件结构的制造方法的流程图；

图3-6示出了本发明实施例的体接触器件结构各个制造阶段的俯视图；

图3A-6A示出了本发明实施例的体接触器件结构各个制造阶段的AA’向视图；

图3B-6B示出了本发明实施例的体接触器件结构各个制造阶段的BB’向视图；

图4C-6C示出了本发明实施例的体接触器件结构各个制造阶段的CC’向视图；

图7示出了T型栅结构的俯视图；

图8示出了图7中T型栅结构的BB’向视图。

具体实施方式

本发明通常涉及半导体器件及其制造方法，具体来说，涉及一种基于栅极替代工艺的体接触器件结构及其制造方法。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。