[发明专利]在单晶基板上形成悬浮物件的方法

说明书

技术领域

本发明是有关一种在单晶基板上形成悬浮物件的方法，尤指一种在一整合IC电路及微结构的单晶基板上，利用结合非等向性的干式蚀刻法与湿式蚀刻法的工艺，而精准释放并悬浮所述微结构于单晶基板上。

背景技术

随着IC工艺技术的快速发展及市场需求的演变，不同性质不同工艺的集成电路已逐渐可以整合在同一块晶片上完成，因而形成的单晶片系统比起以往使用多个晶片经由打线接合配置方能达成的系统，不仅IC产能较高较稳定，轻薄短小、省电、高整合度的单晶片系统也使得产品的市场竞争优势提高了不少。

另一方面，单晶片系统亦可应用在整合微机械的工艺技术中，将悬浮微结构与IC电路整合在单一晶片上。其中，CMOS-MEMS(CMOS-Compatible MEMS)是将半导体CMOS电路工艺与微机电系统(MEMS)整合而成的技术，将IC电路以及微机电系统以相同的设计介面整合在一个硅晶片上，再辅以MEMS的硅微加工技术(silicon micromachining)，而在硅晶片上制作出MEMS的悬浮微结构，使所述悬浮微结构可以产生机械运动。依MEMS和CMOS电路制作的顺序，其工艺可分为(A)：将MEMS结构的蚀刻过程与IC工艺一起配合，在铺设或蚀刻IC电路时一并将MEMS结构下方欲蚀刻出的空洞蚀刻出来；以及(B)：先将IC电路以及MEMS结构以相同的设计介面整合在一个晶片上，接着以MEMS的硅微加工技术(silicon micromachining)，在硅晶圆上制作出悬浮微结构。然而，上述(A)方式虽然可以容易的蚀刻出MEMS结构下方的空洞，但是其必须要代工厂改变原有的工艺步骤来配合MEMS工艺，且其成本高昂，需要更精密的计算以增加产品良率，如果不是具有相当数量的产品，是不会采用代工厂来制作微机电系统的。

因此，大部分的微机电产品多是使用上述(B)方式的后处理制作，先将微机电结构堆叠在一层被蚀刻层上，再以后工艺加工释放所述MEMS结构，其蚀刻的步骤虽然繁琐但不需要为特定微机电产品设计一套新的硅晶圆工艺；同时，与上述(A)方式相比之下，利用既有标准化CMOS工艺的(B)方式是更易于开发，也省去不少制作成本。

传统的蚀刻方法分为两种：一种为常用的湿式蚀刻法(wet etching)，利用化学溶液对晶片的特定化学反应进行蚀刻；另一种为干式蚀刻(dry etching)，其通常为一种电浆蚀刻(plasma etching)，利用电浆中的离子对晶片表面的材料进行撞击使其脱落，亦可以是利用电浆中的活性自由基与晶片上原子的化学作用进行蚀刻。

湿式蚀刻法通常可以找到专对特定材质进行蚀刻的蚀刻液(etchant)，所以，虽然湿式蚀刻法是属于扩散型的等向性蚀刻(isotropic etching)，但是由于蚀刻液对材质具有专一性，故可以利用晶片表层特殊材质的光罩设置在晶片上蚀刻出图案；然而，由于蚀刻的方式仍为等向性蚀刻，其蚀刻的深宽比通常不高。

由于干式蚀刻法的蚀刻方式是利用离子的撞击力道来达到蚀刻的效果，故干式蚀刻法可以进行方向性的非等向性蚀刻(anisotropic etching)，且其深宽比可以达到5∶1以上的深度，或甚至使用深度反应离子蚀刻(Deep RIE)而达到高达30∶1的深宽比。

因此，要蚀刻出传统(B)方式中五倍以上深宽比的悬浮物件结构时，大多是采用干式的反应离子蚀刻法(reactive ion etching，RIE)，以达到深宽比较大的单方向性(anisotropic)蚀刻目的。Zhao等人的美国第6,712,983号专利案所揭示了一种两阶段干式蚀刻法，如图4A-4B所示，其是先以电路层a1上方的光阻层a2为遮罩(如4B图)，单方向性蚀刻出微结构a 0的二维图案，且其蚀刻深度直达底下的硅基层a 3(如图4C所示)，再以半非等向性的干蚀刻方式(semi-anisptropic etch)蚀刻所述微结构a0下方的硅基层a3(如图4D)，最后以等向性的干蚀刻方式再进一步将微结构a0下方的硅基层a3蚀刻出一空洞，而释放并悬浮所述微结构a0(如图4D-4F所示)。然而，虽然上述美国第6,712,983号专利案可蚀刻出深宽比高的微结构，但是其工艺步骤繁琐且工艺要求严苛，耗时费工，而且无法精准蚀刻出微结构区下方空洞的大小及形状；另外，如图5A-5C所示，其于蚀刻结束并完成所述单晶片的封装后，当要分离每一微结构a0时，必须在切割帽盖a4后再进行一次蚀刻，这不但增加工艺的复杂度及成本，且此一工艺也需要针对微结构的力学结构做详细的考量和计算。