[发明专利]半导体结构的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种具备接触孔(contact)的半导体结构形成方法。

背景技术

随着半导体技术的不断发展，CMOS器件的特征尺寸不断缩小，从而引起短沟道效应、连接等一系列问题，这些问题已成为制约半导体技术发展的瓶颈。特别是，随着特征尺寸的不断减小，制作用于连接栅极和源/漏极的接触孔也越来越困难。如图1所示，为以现有方法形成的CMOS器件接触孔的结构图，其中的栅极接触孔和源/漏极接触孔，采用同时刻蚀再填充金属的方法一并形成，用以连接栅极接触孔和源/漏极接触孔的第一层金属区(图中未标出)另外形成。但是，由于栅极和源/漏极之间存在高度差，因此一并形成栅极和源/漏极之上的接触孔是非常困难的。

发明内容

本发明的目的旨在至少解决上述技术问题之一，特别是解决由于栅极和源/漏极之间的高度差给接触孔的形成带来的问题，并且实现接触孔和第一层金属区形成工艺的集成。

为达到上述目的，本发明一方面提出一种半导体结构的形成方法，包括以下步骤：形成基本CMOS结构，其中所述CMOS结构包括：衬底、形成在衬底之中的源/漏极以及形成在衬底之上的栅极、形成在源/漏极和/或栅极之上的金属硅化物层、和形成在衬底之上的覆盖层；第一次刻蚀，形成栅极接触孔，以及相同深度的源/漏极接触孔；第二次刻蚀，形成完全深度的源/漏极接触孔以及连接所述栅极接触孔和所述源/漏极接触孔的第一层金属区；填充所述栅极接触孔、所述源/漏极接触孔和所述第一层金属区。

在本发明的一个实施例中，所述栅极两侧包括一层或多层侧墙。

在本发明的一个实施例中，所述覆盖层包括氮化物层和以正硅酸乙酯(TEOS)与甲烷(CH₄)为原料形成的硅氧化物层。

在本发明的一个实施例中，所述第一次刻蚀包括：在所述硅氧化物层之上形成硬掩膜层及第一光刻胶层；刻蚀所述硬掩膜层和所述硅氧化物层，以形成所述源极接触孔和相同深度的所述源/漏极接触孔，使所述栅极接触孔底部到达所述栅极金属硅化物层的内部，所述源/漏极接触孔底部到达所述氮化物层的上表面。

在本发明的一个实施例中，所述第二次刻蚀包括：形成第二光刻胶层；进行光刻以使所述源/漏极接触孔区域及所述第一层金属区暴露；刻蚀，使所述源/漏极接触孔的底部向下延伸直至接触所述源/漏极金属硅化物层。

在本发明的一个实施例中，所述第二次刻蚀还包括：对所述第一层金属区进行选择性刻蚀，精确控制刻蚀厚度。

在本发明的一个实施例中，所述填充所述栅极接触孔、所述源/漏极接触孔和所述第一层金属区均被填充同种金属或导电材料。

在本发明的一个实施例中，在填充金属或导电材料之后，还包括进行化学机械抛光。

本发明另一方面提出另一种半导体结构的形成方法，包括以下步骤：形成CMOS结构，其中所述CMOS结构包括：衬底、形成在衬底之中的源/漏极以及形成在衬底之上的栅极、形成在源/漏极和/或栅极之上的金属硅化物层、和形成在衬底之上的覆盖层；第一次刻蚀，形成源/漏极接触孔；第二次刻蚀，形成栅极接触孔和连接所述栅极接触孔和所述源/漏极接触孔的第一层金属区；填充所述栅极接触孔、所述源/漏极接触孔和所述第一层金属区。

在本发明的一个实施例中，所述栅极两侧包括一层或多层侧墙。

在本发明的一个实施例中，所述覆盖层包括氮化物层和低介电常数绝缘层。

在本发明的一个实施例中，所述第一次刻蚀包括：在所述氧化物层之上形成硬掩膜层及第一光刻胶层；刻蚀形成所述源/漏极接触孔，使其底部到达所述源/漏极金属硅化物层的内部。

在本发明的一个实施例中，所述第二次刻蚀包括：形成第二光刻胶层；进行光刻以使所述栅极接触孔区域及所述第一层金属区暴露；刻蚀所述低介电常数绝缘层，形成所述栅极接触孔及相同深度的所述第一层金属区，使所述栅极接触孔的底部到达所述栅极金属硅化物层。

在本发明的一个实施例中，所述栅极接触孔、所述源/漏极接触孔和所述第一层金属区均被填充同种金属或导电材料。

在本发明的一个实施例中，在填充金属或导电材料之后，还包括进行化学机械抛光。