[发明专利]浅沟槽隔离结构形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及浅沟槽隔离结构形成方法。

背景技术

随着半导体工艺进入深亚微米时代，0.18微米以下的元件例如CMOS电路的有源区之间大多采用浅沟槽隔离结构进行横向隔离，在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。

浅沟槽隔离结构的形成工艺的具体包括：在衬底上形成浅沟槽，所述浅沟槽用于隔离衬底上的有源区，所述浅沟槽的形成方法可以为刻蚀工艺；在浅沟槽内填入介质，并在衬底表面形成介质层，所述介质材料可以为氧化硅；对所述介质进行退火；用化学机械抛光法(Chemical Mechanical Polishing，CMP)处理所述介质层。

但由于现有浅沟槽隔离结构的缺陷，浅沟槽与有源区相邻的区域会形成向下凹陷的形状，称为边沟(Divot)，在形成有边沟的衬底上形成半导体器件容易产生寄生的电流，从而影响半导体器件的电学特性，且边沟的存在会导致形成半导体器件的刻蚀工艺在边沟内形成杂质残留(Residue)，导致形成的半导体器件性能低下。

发明内容

本发明解决的问题是提供一种无边沟现象的浅沟槽隔离结构形成方法。

为解决上述问题，本发明提供一种浅沟槽隔离结构形成方法，包括：提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口；沿开口刻蚀所述衬底形成浅沟槽，所述浅沟槽侧壁顶部的拐角为弧形；去除与浅沟槽侧壁顶部对应的氮化硅层直至暴露出衬垫氧化层；在所述浅沟槽侧壁、顶部和底部形成保护氧化层；在氮化硅层表面和衬垫氧化层表面形成填充所述浅沟槽的隔离介质层；去除隔离介质层直至暴露出氮化硅层；去除氮化硅层和衬垫氧化层。

与现有技术相比，本发明具有以下优点：本发明通过形成具有一定弧度的浅沟槽和去除部分氮化硅层直至暴露出浅沟槽顶部附近的部分衬垫氧化层，使得隔离介质层覆盖部分衬垫氧化层，避免了去除氮化硅层和衬垫氧化层时使用的化学试剂以及后续工艺中使用的化学试剂侵蚀隔离介质层形成边沟，提高了浅沟槽隔离质量。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1是现有技术形成的隔离浅沟槽示意图；

图2为本发明的浅沟槽隔离结构形成方法的流程图；

图3至图9为本发明的浅沟槽隔离结构形成方法的示意图。

具体实施方式

由背景技术可知，由于现有形成浅沟槽隔离结构中，隔离介质层位于与有源区相邻的区域较疏松，受到半导体器件形成工艺中的化学试剂腐蚀导致浅沟槽内与有源区相邻的区域会形成向下凹陷的形状，称为边沟(Divot)，请参考图1，图1为现有技术形成的隔离浅沟槽，包括衬底100；形成衬底100内的浅沟槽101；填充所述浅沟槽的介质层110；形成在所述介质层内的边沟111，采用上述隔离浅沟槽形成的半导体器件容易产生寄生的电流，从而影响半导体器件的电学特性，且边沟的存在会导致形成半导体器件的刻蚀工艺在边沟内形成杂质残留(Residue)，导致形成的半导体器件性能低下。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

图2为本发明的浅沟槽隔离结构形成方法的流程图；图3至图9为本发明的浅沟槽隔离结构形成方法的示意图，下面结合图3至图9对本发明的一实施例进行详细说明，其包括下列步骤：

步骤S101，提供衬底，所述衬底上依次形成有衬垫氧化层和氮化硅层，所述衬垫氧化层和氮化硅层内形成有暴露出衬底的开口。

请参考图3，具体的，提供衬底200，所述衬底200用于为后续工艺提供平台，所述衬底200可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底。

所述衬底200上依次形成有衬垫氧化层210和氮化硅层220。