[发明专利]非挥发性存储单元

说明书

本发明是发明名称为“非挥发性半导体记忆胞及其制造方法”的分案申请，原申请的申请日是2005年5月11日、申请号为200510069988.8。

技术领域

本发明是有关于一种半导体存储单元，且特别是有关于一种具有埋入式通道的非挥发性存储单元。

背景技术

非挥发性记忆体例如为可抹除可程式化化唯读记忆体(ErasableProgrammable ROMs，EPROMs)、可电除可程式化化唯读记忆体(ElectricallyErasable Programmable ROMs，EEPROMs)以及快闪可电除可程式化唯读记忆体(Flash Electrically Erasable Programmable ROMs，Flash EEPROMs)，其资料储存是基于捕捉电荷到电荷储存元件。随着对于单位面积上，半导体记忆储存容量的要求提高，改良当前技术以生产可以储存不只一个位元的存储单元。因此，所提出的存储单元具有多重起始电压层次。在此种存储单元，对于电荷，相对应存在有一存储单元的起始电压。

然而，在执行几次程式化-抹除过程的循环后，对于存储单元必然会有载子滞留在多重电荷储存元件中。此外，在执行几次程式化-抹除过程的循环后，热电子(Hot electron)或热电洞(Hot holes)的射入位置并不容易控制。因此，射入电荷载子到多重电荷储存元件的起始电压会被残余电荷极剧的影响。因此，存储单元的起始电压分布变得广之又广，甚至漂移开。此外，第二位元效应更影响存储单元的表现。

发明内容

因此，本发明的目的就是在提供一种非挥发性存储单元，其能够改善对于第二位元效应以及残留载子影响的抵抗能力。此外，根据本发明，也可增进非挥发性存储单元的程式化-抹除表现。

为达到上述和其他优点，以及符合本发明的目的，依照本发明的实施例所述的一非挥发性存储单元，包括：具有第一导电型的一基底，一栅极结构，具有第二导电型的至少二源极/漏极区，以及具有第二导电型的一埋入式通道区。栅极结构配置于基底上，且栅极结构包括一个氧化硅/氮化硅/氧化硅层和一控制栅极，其中氧化硅/氮化硅/氧化硅层配置于基底上，且氧化硅/氮化硅/氧化硅层直接接触基底。而控制栅极配置于氧化硅/氮化硅/氧化硅层上，此外，二源极/漏极区配置于栅极结构两旁的基底中。埋入式通道区配置于源极/漏极区间的基底中并与氧化硅/氮化硅/氧化硅层接触，其中埋入式通道区与源极/漏极区隔离。

在本发明中，当第一导电型为P型时，第二导电型为N型。另一方面，当第一导电型为N型时，第二导电型为P型。同时，埋入式通道区的掺质浓度约为5×10¹⁵～5×10¹⁷atoms/cm³而源极/漏极区的掺质浓度约为1×10²⁰～1×10²¹atoms/cm³。

由于埋入式通道区为形成在源极/漏极区间的基底中并与栅极结构接触，且与源极/漏极区隔离，增加了介于基底与埋入式通道区间的接合电场，因此增加了程式化-抹除过程的效率。此外，由于介于基底与埋入式通道区间增强的接合，此介于源极/漏极区间的通道位能被介于埋入式通道区与源极/漏极区间的相对高电场所控制。因此，即使在执行多次程式化-抹除过程后，非挥发性存储单元对于残留载子变得更不敏感，而非挥发性存储单元起始电压的分布也能良好的维持住，也增加了非挥发性存储单元抵抗第二位元效应的能力。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1所示为本发明的较佳实施例的一种非挥发性存储单元的剖视图。

图2A至2D依序绘示为本发明的较佳实施例的一种非挥发性存储单元的制造方法的制程剖视图。

100、200：基底

102：埋入式通道区

104：多重电荷储存结构

106：控制栅极

107：栅极结构

110：源极/漏极区

202：掺杂区

202a：埋入式通道区

204：介电层结构

204a：多重电荷储存结构

206：导电层

206a：控制栅极

207：栅极结构

208：离子植入制程

210：源极/漏极区

具体实施方式