[发明专利]融合式存储器器件及系统

说明书

相关申请的交叉引用

本申请根据35 U.S.C.119(a)要求分别在2009年6月19日和2009年8月3日向韩国专利局提交的韩国申请10-2009-0054891号和10-2009-0071244号的优先权，其完整内容通过引用合并于此，如同全文阐述。

技术领域

本文中描述的实施例涉及半导体集成器件，尤其涉及一种由呈现不同功能的存储器器件组成的融合式存储器器件以及使用该融合式存储器器件的数据处理系统。

背景技术

存储器器件可以被分类为易失性存储器器件和非易失性存储器器件。易失性存储器器件包括随机存取存储器(RAM)，当断电时存储在RAM中的数据被擦除。非易失性存储器器件包括只读存储器(ROM)，当断电时存储在ROM中的数据被保留。通常，动态随机存取存储器(DRAM)被认为是RAM，快擦写存储器器件被认为是ROM。

由于较低的功耗和简单的随机存取，DRAM以相对高的速度工作。然而，由于其易失性，DRAM需要进行周期性刷新操作，并且由于对高电荷存储的要求，DRAM需要增加的电容器容量。

同时，由于相对高的集成，快擦写存储器器件容易以高容量存储数据，且由于其非易失性，快擦写存储器不需要刷新操作。然而，由于两层叠栅结构，快擦写存储器需要比电源电压相对更高的工作电压。因此，快擦写存储器时常需要用于产生期望的程序和擦除电压的单独的升压电路。另外，因为难以随机地存取，所以以页为单位对数据进行编程，由此，快擦写存储器的工作速度通常相对慢。

当前，由于市场需求，半导体存储器器件逐渐地按比例越减越小。在芯片上嵌入系统(SOC)(将具有各种功能的功能块集成在一个芯片上)是市场趋势。融合式存储器器件是示例性SOC。

融合式存储器器件是复合存储器器件，其可以包含各种不同类型的存储器器件(诸如包含具有不同性质的存储器芯片)，或者具有与逻辑器件一起嵌入到基本存储器器件中的非存储器芯片。即，融合式存储器被认为是还提供适用于系统规范的软件的系统存储器。依据数字电子装置需要多么复杂以及多高性能，由快擦写存储器器件和静态RAM(SRAM)以及逻辑器件组成的融合式存储器器件可以被集成到单片设计中。

因此，快擦写存储器器件可能需要将作为代表性的易失性存储器器件的DRAM以及作为非易失性存储器器件的快擦写存储器器件集成在单片中。然而，DRAM和快擦写存储器器件具有明显不同的工作电压和不同的驱动工作模式，从而需要不同的驱动电路。此外，由于它们具有不同的器件结构，因此当它们被集成在一个半导体衬底上时，必须使用单独的明显不同的制造工艺来制造它们。

发明内容

一种融合式存储器器件，包括：第一相变存储器组；以及与第一相变存储器组设置在同一芯片上并且在相变过程中具有与第一相变存储器组不同的电阻分布的第二相变存储器组。

第一相变存储器器件组可以是快擦写存储器器件的代替器件，并且第二相变存储器器件组可以是DRAM器件的代替器件。

第一相变存储器组可以具有第一感测比，且第二相变存储器组可以具有小于第一感测比的第二感测比。

第一相变存储器组可以包括多个相变存储器单元，所述多个相变存储器单元被编程使得该多个相变存储器单元中的每一个中的相变材料层完全地相变。第二相变存储器组可以包括多个相变存储器单元，所述多个相变存储器单元被编程使得该多个相变存储器单元中的每一个中的相变材料层部分地相变。

第二相变存储器组中的多个相变存储器单元可以小于第一相变存储器组中的多个相变存储器单元。

根据另一个示例实施例，包括一种融合式存储器器件，其包括：由多个第一相变存储器单元组成的第一相变存储器组，所述多个第一相变存储器单元中的每一个具有第一设定电阻和第一复位电阻；以及被配置为与第一相变存储器组集成在同一衬底上且由多个第二相变存储器单元组成的第二相变存储器组，所述多个第二相变存储器单元中的每一个具有第二设定电阻和第二复位电阻，其中第二复位电阻小于第一复位电阻。

根据又一个示例实施例，一种数据处理系统，包括：中央处理单元(CPU)；数据存储块，被配置为由CPU控制并包括存储器单元阵列和页缓冲器；以及工作存储器块，被配置为由CPU控制并进行数据存储块的地址映射操作。数据存储块包括具有第一设定电阻和第一复位电阻的第一相变存储器组。工作存储器块包括具有第二设定电阻和第二复位电阻的第二相变存储器组。第二复位电阻小于第一复位电阻。

下面在“具体实施方式”部分中描述这些以及其它特征、方面和实施例。

附图说明