[发明专利]集成电路的制造方法

说明书

技术领域

本发明涉及一种集成电路的制造方法，特别涉及一种静态随机存取内存的制造方法。

背景技术

集成电路(IC)工业已历经快速的成长。集成电路(IC)材料和设计的技术发展已使每一个集成电路世代的电路较前一个世代小且更复杂。然而，这些发展会增加集成电路工艺和制造方法的复杂度，且为了实现这些技术发展，需要发展较简单的集成电路工艺和制造方法。

在集成电路发展的过程中，当几何尺寸(意即可利用一工艺制造的最小组件(或线宽))缩小时，通常会增加功能密度(functional density)(意即每个芯片面积的相互连接组件的数量)。这种尺寸微缩的工艺通常具有增加工艺效率和降低成本的优点。这种尺寸微缩的工艺也会明显的缩小用以分隔接触孔(或接触窗)与相邻集成电路装置之间的间距。接触孔提供集成电路的不同组件或物体之间的接触。由于尺寸微缩的组件和分隔组件之间的间距缩小，注意的是，现有工艺的接触孔工艺容许度小于理想的接触孔工艺容许度，其会导致工艺的限制和设计的问题。举例来说，较小的接触孔工艺容许度，会导致在设计规则中，接触孔开口和组件(例如栅极结构)之间需要一最小间距(minimum spacing)，上述最小间距会使接触孔/栅极的叠对(overlay)范围(margin)小于理想的接触孔/栅极的叠对范围。而且，如果接触孔和上述组件之间的最小间距变化的话，会导致例如接触孔/栅极短路和接触孔断路等较差的组件性能。

在此技术领域中，有需要一种半导体装置的制造方法，以克服现有技术的缺点。

发明内容

为了解决现有技术中存在的上述问题，本发明的一个实施例提供一种集成电路的制造方法，包括提供一基板，其包括一第一区域和一第二区域，上述第一区域和上述第二区域具有一个或多个栅极结构，上述栅极结构包括一虚设栅极层；从上述第一区域和上述第二区域中的一个或多个上述栅极结构移除上述虚设栅极层，以在上述第一区域和上述第二区域中形成一个或多个沟槽；将一导电层填入上述第一区域和上述第二区域中的一个或多个上述沟槽；选择性回蚀位于上述第二区域中的一个或多个上述栅极结构的上述导电层；在位于上述第二区域中的一个或多个上述栅极结构的回蚀后的上述导电层上方形成一保护层；在上述第一区域和上述第二区域中形成一个或多个接触孔。

本发明的另一个实施例提供一种集成电路结构的制造方法，包括提供一基板，其包括一第一区域和一第二区域，其中上述第一区域和上述第二区域包括至少一个栅极结构，上述栅极结构包括一虚设栅极层；在上述基板上方形成一第一介电层；从上述第一区域和上述第二区域中的一个或多个的至少一个上述栅极结构移除上述虚设栅极层，以在上述第一区域和上述第二区域中形成一个或多个沟槽；将一导电层填入上述第一区域和上述第二区域中的一个或多个上述沟槽；选择性回蚀位于上述第一区域和上述第二区域中的一个或多个上述栅极结构的上述导电层；在位于上述第一区域和上述第二区域中的一个或多个上述栅极结构的回蚀后的上述导电层上方形成一保护层；移除位于上述基板上方的上述第一介电层；移除位于上述第一区域中的一个或多个上述栅极结构的回蚀后的上述导电层上方的上述保护层；在上述第一区域和上述第二区域中形成一个或多个接触孔。

本发明的又一实施例提供一种集成电路结构的制造方法，包括提供一基板；形成包括一导电层的一个或多个栅极结构，且一个或多个上述栅极结构包括位于上述基板上方的一虚设栅极层；选择性回蚀至少一个的一个或多个上述栅极结构的上述导电层和至少一个的一个或多个上述栅极结构的上述虚设栅极层；在至少一个的一个或多个上述栅极结构的回蚀后的上述导电层上方形成一保护层且回蚀至少一个的一个或多个上述栅极结构的上述虚设栅极层；对上述基板及/或一个或多个上述栅极结构形成一个或多个接触孔。

本发明的再一实施例提供一种集成电路结构的制造方法，包括提供一基板；形成包括一导电层的一个或多个栅极结构，且一个或多个所述栅极结构包括位于该基板上方的一虚设栅极层；选择性回蚀一个或多个所述栅极结构的该导电层和一个或多个所述栅极结构的该虚设栅极层；在一个或多个所述栅极结构的回蚀后的该导电层上方形成一保护层且回蚀一个或多个所述栅极结构的该虚设栅极层；从一个或多个所述栅极结构的一部分移除该保护层包括从一个或多个所述栅极结构的一部分回蚀该导电层且一个或多个所述栅极结构的一部分包括回蚀的该虚设栅极层；对该基板及/或一个或多个所述栅极结构形成一个或多个接触孔。

本发明实施例提供的方法，利用合并选择性回蚀工艺和形成保护层的工艺，当缩小模块尺寸时可放大接触孔的工艺容许度。

附图说明