[发明专利]一种体硅浮体晶体管存储器的刷新操作方法

说明书

技术领域

本发明属于动态随机存储器(DRAM)技术领域，具体涉及体硅浮体晶体管(BulkFloating body transistor cell，Bulk FBC)存储器的刷新操作方法。

背景技术

目前，作为嵌入式存储器时代的1T1C结构的DRAM(动态随机存储器)的替代者，一种新型无电容单管存储器正被广泛研究。这种新型存储器基于浮体效应原理(Floating Body Effect)，所以被命名为浮体晶体管器件(Floating body transistorcell，FBC)。这种FBC存储器只需要用单个浮体晶体管即可完成存储功能，省去了电容C，所以面积更小。而且与已有逻辑器件相比不需要采用任何新材料，器件结构也几乎相同，只需在常规工艺中加入两步简单易行的工艺即可。所以它比起1T1C管来说，更易于制造，而且在等比例缩小(Scaling down)方面的能力上也更强。

实现FBC存储器目前看来有两种不同的技术，一种是基于绝缘体上硅(SiliconOn Insulator，简称SOI)的技术，另一种则是基于传统的体硅(Bulk)技术。两种技术虽然所用材料有所区别，但目的都是在晶体管中形成一个与周围绝缘或隔离的浮空体区，所以被称为浮体区。在对该浮体晶体管操作的过程中，将会有不同数目的多数载流子(对于NMOS管来说是空穴)存储在该浮体区中，根据浮体区中所存多子的不同，由于体效应从而会影响到晶体管的漏电流，所以可以根据该漏电流的不同来区别存储的状态。

以下介绍几种存储器的原理及其刷新操作方法。

(一)1T1C DRAM

传统的动态随机存储器的存储单元典型地包括两个元件，也就是存储电容器和存取晶体管，构成1T1C的结构。图1所示为传统的动态随机存储器阵列结构，其中100至108是存取晶体管，109至111是位线，112至114是字线，115至117是位线上的寄生电容，118至126是存储电容器。下面以操作存取晶体管100和存储电容器118构成的存储单元为例说明传统的动态随机存储器的工作过程。在写操作阶段，数据值被放在位线109上，字线112则被提升，根据数据值的不同，存储电容器118或者充电，或者放电，具体地，写入数据为1时，存储电容器118充电，写入数据为0时，存储电容器118放电。在读操作阶段，位线109首先被预充电，当使字线112有效时，在位线电容115和存储电容器118之间放生了电荷的重新分配，这时位线上的电压发生变化，这一变化的方向决定了被存放数据的值。1T1C结构动态随机存储器是破坏性的，这就是说存放在单元中的电荷数量在读操作期间被修改，因此完成一次读操作之后必须再恢复到它原来的值。于是，完成读操作之后一般紧接着就是刷新操作。进行刷新操作之后才能进行下一步的读写操作。这种1T1C结构动态随机存储器依靠存储电容器存储数据，存储电容必须足够大以保证存储的可靠性，但是大电容的存在不仅占用面积，而且在半导体工艺中特征尺寸越来越小的发展趋势下，制造大电容是非常困难的，这带来了物理或工艺实现上的障碍。

(二)FBC存储器

图2所示为现有技术的体硅FBC(Bulk FBC)存储器单元的剖面结构图。体硅FBC存储器单元200包括P-型硅衬底201，N-型隐埋层202，耗尽区203-204，浅槽隔离(STI)区205，重掺杂N++型源区206和漏区207，轻掺杂N+型源区208和漏区209，p型浮体区210，栅氧化层211，栅电极215，侧壁区221-222。N++型源区和N+型源区一同形成N型源区211，同样N++型漏区和N+型漏区一同形成N型漏区212。N-型隐埋区202形成于晶体管下作为后栅极。在适当的偏置下，耗尽区204完全将FBC存储单元的浮体区210与衬底以及其他n型注入区域隔离开。源区211一般接地。在该具体实施例中，四周的STI区205以及底部的N注入隐埋层(N-buried implant layer)202使体区与周围电隔离，形成一个P型的浮体区作为存储电荷的区域。N注入隐埋层202通常偏置正电压，以使得其与P浮体区之间的PN结反偏从而达到电隔离的效果。根据浮体区210中是否存有多子(对于NMOS来说是空穴)来存储数据。通过离子碰撞产生空穴存于浮体区210来完成写“1”操作，通过将体-源/漏之间的PN结正偏“抽走”空穴来完成擦除操作。存于浮体区210的空穴作用于耗尽区204从而改变晶体管的阈值电压，该阈值电压的区别通过读操作时的漏电流大小以区分从而区别“1”或“0”状态。