[发明专利]带电阻随机存储器模块的单芯片结构可编程逻辑器

说明书

技术领域

本发明属于可编程逻辑器技术领域，具体涉及一种通过非挥发(Nonvolatile)存储器模块克服挥发(Volatile)存储器模块中的软错误率(Soft Error Rate，SER)问题的可编程逻辑器，尤其涉及所述非挥发存储器为电阻随机存储器的、单芯片结构的可编程逻辑器。

背景技术

PLD是可编程逻辑器(Programmable Logic Device)的简称，广义的可编程逻辑器还包括FPGA(Field Programmable Gate Array，现场可编程门阵列)与CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器件)等。可编程逻辑器能完成任何数字器件的功能，上至高性能CPU，下至简单的74电路，都可以用PLD来实现。可编程逻辑器如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，可以事先验证设计的正确性。在PCB(PrintedCircuitBoard，印刷电路板)完成以后，还可以利用可编程逻辑器的在线修改能力，随时修改设计而不必改动硬件电路。使用可编程逻辑器来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。可编程逻辑器的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言(HDL)的进步。

可编程逻辑器均包括多个MOS开关管和用于控制MOS开关管的存储器，现有技术中，首先，提出采用SRAM(Static Random Access Memory，静态随机存储器)作为配置存储器(也即查找表)，SRAM用于控制可编程逻辑器的MOS开关管，其具有功耗低、速度快的特点。然后，SRAM在实际应用中是有可能发生软错误(soft error)的，特别是应用在辐射条件下。当发生软错误时，判断回路就会得到错误的判断，造成可编程逻辑器的逻辑配置出错。

现有技术中，以FPGA为例，为解决FPGA中SRAM可能出现软错误率(Soft ErrorRate，SER)现象而引起存储数据的错误，早先提出了两个解决思路：第(1)种，对编程点或逻辑部分的冗余设计，根据少数服从多数的原则利用判决电路检测并纠正发生soft error的SRAM单元(在xilinx公司的美国专利US7512871中提出)；第(2)种：通过回读编程点SRAM的值计算其CRC(Cyclic Redundancy Check循环冗余校验)码，并与先前写入值的CRC校验码比较来检测软错误(soft error)，并利用ECC(ErrorChecking and Correcting，错误检查和纠正)纠错。其中第(1)种方法的缺点是：当多数发生soft error时，判决电路就会得到错误的判断，造成FPGA配置出错。其中第(2)种方法的缺点是：ECC只能在发生soft error的单元个数较少时才能纠错。同时两种方式共有的技术缺陷是：可编程逻辑器芯片需要大量的判决电路和CRC/ECC电路，增加芯片面积，降低电路工作速度。

图1所示为现有技术的一种可编程逻辑器示意图，在美国专利号为US 6363019、发明名称为“Method and Circuit for Verifying Configuration Programmable LogicDevice”的美国专利中提出，用于在对SRAM数据配置的时候减少配置可能出现的错误。在FPGA正常工作的时候该电路不工作。如图1所示，该可编程逻辑器100包括非挥发存储器模块170、挥发存储器模块180、配置电路模块160和逻辑阵列110，其中，配置电路模块160包括地址电路210和比较单元220。非挥发存储器模块170的每个地址线(Address Line，AL)连接存储阵列中的一列，非挥发存储器模块170中每个存储单元的位线(Bit Line，BL)是跟挥发存储器模块180中相应列中的存储单元的BL连接在一起的，有多少个挥发存储单元就有多少个非挥发存储单元。比较单元220用于比较非挥发存储器模块170输出到写线(Write Line，WL)上的数据与经过WL存入挥发存储器模块180的读线(Read Line，RL)上的数据，根据比较的结果输出控制信号到地址电路210以控制是否进行下一列的配置。地址电路210根据其控制信息来产生相应的地址信息输出到AL，AL上的地址信息同时传送到非挥发存储器模块170和挥发存储器模块180从而选中相应的列。该配置电路模块160仅在起始阶段进行比较验证。