[发明专利]64B/66B编码测试装置

说明书

技术领域

本发明涉及一种对具有10千兆(Gigabit)以太网(Ethernet：注册商标)的接口的各种传输设备或通信设备的，在IEEE802.3中规定的10(Gigabase)GBASE-R PCS(Physical Coding Sub layer：物理编码子层)的64B/66B编码或解码的处理器的任意模式的测试，可以正确且以高再现性地进行的技术。另外，64B/66B的B表示比特。64B/66B编码方式是对比物理编码子层靠上位的帧的发送数据按每64比特添加2比特的同步标题进行编码而总共形成66比特传送的编码方式。

另外，在64B/66B编码测试中，通过帧发生器产生比物理编码子层靠上位的帧数据，并产生通过64B/66B编码处理器对帧数据进行上述物理编码子层的64B/66B编码处理而被编码的66B数据，且输入到被测试对象装置。

此外，对经由被测试对象装置的66B数据通过64B/66B解码处理器进行66B数据的解码处理与误差检测，从而测试被测试对象装置能否正确传送66B数据的数据。

背景技术

如下述非专利文献1所述，上述10GBASE-R PCS的64B/66B编码序列的基本流程，为：RX-INT(初期状态)→RX-C(控制编码处理状态)→RX-D(数据处理状态)→RX-T(终止编码状态)，在此为了接收侧的解码序列的测试，例如即使要测试RX-C状态中输入终止编码时，在通常的编码处理中会进行RX-C→RX-E(误差编码处理状态)的转移，而在来自上位层的数据的编码处理中无法进行测试。

当发生如上所述异常状态时，通过光输出的开/关或在物理层中的误差插入等给予在物理层中的数据的损失来实施测试是目前的现状。

非专利文献1：IEEE802.3 Receive State Machine

然而，在利用如上所述方法的测试中，由于缺少再现性并且发生由装置引起的初始化而不能成为所想的动作，因此存在不能进行正确的测试的问题。

发明内容

本发明的目的在于，解决上述问题并提供一种对64B/66B编码或解码处理器的任意模式的测试正确且以高再现性进行的64B/66B编码测试装置。

为了实现上述目的，根据本发明的第一方面的64B/66B编码测试装置，其特征在于，具有：

帧发生器(21)，产生比以太网的物理编码子层靠上位的帧数据；

64B/66B编码处理器(22)，产生对上述帧数据进行上述物理编码子层的64B/66B编码处理而被编码的64B/66B编码；

序列模式发生器(23)，产生任意的66B序列模式；

数据选择器(24)，选择通过上述64B/66B编码处理器被编码的66B数据与从上述序列模式发生器输出的66B序列模式中的任意一个，并传给上述被测试对象装置。

而且，根据本发明第二方面的64B/66B编码测试装置，在根据本发明第一方面所述的64B/66B编码测试装置中，具有：帧发生器(21)，产生比以太网的物理编码子层靠上位的帧数据；64B/66B编码处理器(22)，产生对上述帧数据进行上述物理编码子层的64B/66B编码处理而被编码的66B数据，并将通过上述64B/66B编码处理器被编码的66B数据传给被测试对象装置从而进行该被测试对象装置的测试，其特征在于，具有：

序列模式发生器(23)，产生预先写入的任意66B序列模式；

数据选择器(24)，选择通过上述64B/66B编码处理器被编码的66B数据与从上述序列模式发生器输出的66B序列模式中的任意一个，并传给被测试对象装置；

控制器(50)，在上述序列模式发生器中写入所希望的66B序列模式的同时，控制上述数据选择器而将66B序列模式传给上述被测试对象装置。

此外，根据本发明第三方面的64B/66B编码测试装置，在根据本发明第一或第二方面所述的64B/66B编码测试装置中，其特征在于，

具有用于存储从外部输入的66B数据中满足预定条件的66B数据的66B数据存储器(30)，

上述控制器可根据存储在上述66B数据存储器中的66B数据而产生上述66B序列模式并写入到上述序列模式发生器中。

另外，根据本发明第四方面的64B/66B编码测试装置，在根据本发明第一或第二方面所述的64B/66B编码测试装置中，其特征在于，

上述66B数据存储部存储从外部输入的66B数据中通过预先设定的通过条件的过滤电路(32)的66B数据。