[发明专利]LDPC的存储器使用方法、LDPC解码方法及其装置

权利要求书

1.一种低密度奇偶校验码的存储器使用方法，适用于无线接收装置的解码过程，包括：

决定该解码过程中要在一相同时间阶段一起进行的一或多个变量节点流程或一或多个校验节点流程；

将在该相同时间阶段进行的该变量节点流程或该校验节点流程分配在不同的一变量节点流程群组或一校验节点流程群组中；

根据一预期数据吞吐量选择所述存储器单元的一折叠因子；以及

根据该折叠因子与所分配的该变量节点流程群组或该校验节点流程群组，将所述存储器单元串联成多个并行处理存储器模块。

2.根据权利要求1所述的低密度奇偶校验码的存储器使用方法还包括：

决定该解码过程中一奇偶校验矩阵运算所需的多个存储器单元的一总数；以及

根据在该相同时间阶段进行的该变量节点流程或该校验节点流程，决定每一存储器单元的一存储器位置存取顺序。

3.根据权利要求1所述的低密度奇偶校验码的存储器使用方法，其中每一并行处理存储器模块仅有一第一存储器单元包括一输入端口组，且仅有一最后存储器单元包括一输出端口组。

4.根据权利要求2所述的低密度奇偶校验码的存储器使用方法，其中决定该奇偶校验矩阵运算所需的多个存储器单元的该总数还包括以下步骤：

将该奇偶校验矩阵转换为一准循环矩阵；

将该准循环矩阵分为一第一子矩阵与一第二子矩阵，其中该第二子矩阵为一方矩阵，该第二子矩阵包括二对角线，且该二对角线上皆包括一数值“1”；以及

将该第一子矩阵分组为多个随机重复模式单位矩阵，其中，所述存储器单元的一部分与所述随机重复模式单位矩阵有一对一的一对应关系。

5.根据权利要求2所述的低密度奇偶校验码的存储器使用方法，其中该折叠因子的数值越大，则每一并行处理存储器模块所包括的所述存储器单元越多，所述存储器单元的走线复杂度越低，且所得到的实际数据吞吐量越低。

6.根据权利要求1所述的低密度奇偶校验码的存储器使用方法，其中每一存储器单元用以存取一机率信息；每一存储器单元由该变量节点流程或该校验节点流程存取以进行一运算循环；以及在该奇偶校验矩阵所对应的每一存储器单元上都完成该运算循环时，该解码过程完成一解码循环。

7.一种低密度奇偶校验码解码方法，适用于无线接收装置中的解码过程，该低密度奇偶校验码解码方法包括：

对一第一存储器模块中与一第二存储器模块中的机率信息进行一变量节点流程或一校验节点流程；

判断该第一存储器模块中与该第二存储器模块中的机率信息是否满足一解码终止条件；

将该第一存储器模块的机率信息经过一硬判决转换为一低密度奇偶校验码输出数据，并通过该第二存储器模块进行一重新排序。

8.根据权利要求7所述的低密度奇偶校验码解码方法，其中在该解码过程中，使用一奇偶校验矩阵来关联该变量节点流程或该校验节点流程，该低密度奇偶校验码解码方法还包括：

将该奇偶校验矩阵分为一第一子矩阵与一第二子矩阵；以及

将该第一子矩阵所对应的机率信息与该第二子矩阵所对应的机率信息分别暂存至一第一存储器模块内与一第二存储器模块内。

9.根据权利要求7所述的低密度奇偶校验码解码方法，其中该解码终止条件为该第一存储器模块中与该第二存储器模块中的机率信息符合以下等式(1)的条件：

vH^T＝0       …等式(1)

其中，v为一向量，其代表所接收的一低密度奇偶校验码输入，或代表经过一无线传输后所接收的一低密度奇偶校验码码字，而H^T为该解码过程中所需要的该奇偶校验矩阵H的转置矩阵。

10.根据权利要求7所述的低密度奇偶校验码解码方法还包括：

确认是否已达到一预设时间阈值，其中，

若否，则返回对该第一存储器模块中与该第二存储器模块中的机率信息进行该变量节点流程或该校验节点流程；以及

若是，将该第一存储器模块的机率信息经过该硬判决转换为该低密度奇偶校验码输出数据，并通过该第二存储器模块进行该重新排序。

11.根据权利要求10所述的低密度奇偶校验码解码方法，其中该预设时间阈值为一帧周期。