[发明专利]存储器电路、系统以及操作方法

说明书

技术领域

本发明涉及半导体电路，特别涉及存储器电路、系统以及操作方法。

背景技术

存储器电路有多种实施方式。动态随机存取存储器(DRAM)与静态随机 存取存储器(SRAM)电路即常见的存储器电路。动态随机存取存储器电路包 括多个存储单元。各存储单元可采用电容式存储技术，其中以一电容的电荷 量反应其所存储的数据。上述多个存储单元组合而成的矩阵可用来实现动态 存储单元阵列，且为存取该矩阵，各存储单元具有对应的一存取晶体管。读 取一存储单元时，须致动该存储单元所对应的字元线(WL)，以经该存储单元 的存取晶体管的栅极(或控制端)将该存取晶体管导通。导通的存取晶体管会 将存储单元的上述电容耦接至一位元线(BL)，由该位元线耦接至一感测放大 器，由该感测放大器感测该电容的电位，进而判断出该存储单元所存储的数 据。

在存储器技术中，常见一位元线参考电位施加于存储器的位元线上。通 常，该位元线参考电位是以一固定比例随电源电位(VDD)变动。例如，该位 元线参考电位可固定为电源电位(VDD)的一半值，即该位元线参考电位与电 源电位的比值为固定值0.5。基于此固定比值，位元线电位VBL的提升或下 拉状态可用反应存储器电容所存储的数据，以实现存储器读取操作。然而， 在传统技术中，若存储器电路在制造工艺-电位-温度变异 (process-voltage-temperature variations)的最糟状态下操作，逻辑数据‘1‘的 读取判断空间会小于逻辑数据’0’的读取判断空间。存储单元的过小读取判断 空间可能导致逻辑数据’1’的读取失败。

基于上述理由，本技术领域需要创新的存储器电路与操作方法。

发明内容

为克服现有技术的缺陷，本发明揭示一种存储器电路、系统与操作方法。

在存储器电路的一种实施方式中，一存储器电路包括至少一个存储单 元，以电荷方式存储数据，且耦接一字元线以及一位元线。该存储器电路包 括一位元线参考电位供应装置。该位元线参考电位供应装置用于提供一位元 线参考电位给上述位元线，且令该位元线参考电位与一电源电位的比值随着 该电源电位变动。

在本发明存储器系统的一种实施方式中，一存储器系统包括一存储器电 路、以及耦接该存储器电路的一处理器。该存储器电路包括至少一个存储单 元，以电荷方式存储数据，且耦接一字元线以及一位元线。该存储器电路包 括一位元线参考电位供应装置。该位元线参考电位供应装置用于提供一位元 线参考电位给上述位元线，且令该位元线参考电位与一电源电位的比值随着 该电源电位变动。该处理器用于存取上述存储单元。

在本发明存储器操作方法的一种实施方式中，所存取的一存储器电路具 有至少一个存储单元。上述存储单元以电荷方式存储数据，且耦接一字元线 以及一位元线。上述操作方法包括提供一位元线参考电位给上述位元线，且 令该位元线参考电位与一电源电位的比值为可调式。

本发明的存储单元内无论存储逻辑数据’0’或逻辑数据’1’皆可正确地被 感测放大器感测到。无论是逻辑数据’0’或’1’都可被正常读取。

以下列举多个实施方式与相关图示以帮助了解本发明。

附图说明

图1示出本发明存储器电路的一种实施方式；

图2示出位元线参考电位供应装置的一种实施方式；

图3示出位元线参考电位供应装置的另一种实施方式；

图4示出偏压V_bias与电源电位VDD的一种相对关系；以及

图5示出一存储器系统，其中包括前述存储器电路。

对附图标记说明如下：

100～存储器电路；101～存储器阵列；

101a～存储单元；

110～本发明的位元线参考电位供应装置；

210～稳压器；        211～放大器；

213、215～电阻；     220～偏压供应装置；

230～电位补偿电路；  231、233～开关；

235、237～电阻；     240～自偏压电路；

241～饱和模式晶体管；243～电阻；

310～稳压器；        311～放大器；