[发明专利]在屏蔽的栅极场效应晶体管中形成多晶硅层间电介质的结构和方法

说明书

本申请是分案申请，其原案申请的申请号为200680028769.8， 申请日为2006年8月4日，发明名称为“在屏蔽的栅极场效应晶 体管中形成多晶硅层间电介质的结构和方法”。

背景技术

本发明总体上涉及半导体功率场效应晶体管(FET)，并且更具 体地涉及在屏蔽的栅极FET中形成改进的多晶硅层间电介质(IPD) 的结构和方法。

由于屏蔽电极降低栅-漏电容(Cgd)，并且提高晶体管的击穿 电压，因此，屏蔽的栅极沟槽FET具有优势。图1是传统的屏蔽的 栅极沟槽MOSFET的简化横截面图。沟槽110包括位于栅电极122 正下方的屏蔽电极114。屏蔽电极114通过通常比栅极电介质120 厚的屏蔽电介质112与相邻的硅区域绝缘。栅电极和屏蔽电极通过 一般被称为多晶硅层间电介质或IPD的电介质层116彼此绝缘。该 IPD层必须具有足够的品质和厚度以承受(support)栅电极与屏蔽 电极之间所需的电压。

图1的传统的屏蔽的栅极FET具有许多缺陷。首先，栅电极 122具有尖底角，其和屏蔽电极114的平坦顶面一起在这些区域中 产生强电场。其次，用于形成IPD的传统方法典型地在沟槽之间的 台面(mesa)上引入氧化层，但是在形成栅电极之后的某时刻其又 必须被去除。在去除该氧化物期间，不可避免地会发生将某些栅极 氧化物蚀刻到沟槽侧壁上，其可能导致栅极短路和栅极泄漏。其它 已知技术使IPD的形成依赖于栅极电介质的形成，因此IPD厚度被 限于栅极电介质厚度的一组倍数。这不允许栅极电介质和IPD的单 独优化。获得的IPD与栅极电介质之间的最大厚度差已经是大约3 比1(即，对于给定的目标栅极电介质厚度，已经获得的最大IPD 厚度大约为已经获得的目标栅极电介质厚度的三倍)。

因此，存在对形成具有改进的IPD和栅极电介质的屏蔽的栅极 沟槽FET的结构和方法的需求。

发明内容

根据本发明的实施例，形成FET的方法如下。在第一导电类型 的硅区域中形成沟槽。沟槽包括通过屏蔽电介质与硅区域绝缘的屏 蔽电极。沿屏蔽电极的上表面形成包括热氧化物层和共形电介质 (conformal dielectric)层的多晶硅层间电介质(IPD)。至少顺着上部 沟槽侧壁形成栅极电介质。在沟槽中形成栅电极。栅电极通过IPD 与屏蔽电极绝缘。

在一实施例中，IPD具有凹的上表面。

在另一实施例中，IPD的厚度与栅极电介质的厚度比大于3比 1。

在又一实施例中，在形成IPD之后形成栅极电介质。

在另一实施例中，如下形成IPD。沿沟槽侧壁的上部以及沿屏 蔽电极的上表面形成热氧化物层。用共形电介质层填充沟槽。部分 地去除共形电介质层和热氧化物层，从而形成包括热电介质层剩余 部分以及共形电介质层剩余部分的IPD。

根据本发明的另一实施例，FET包括延伸至第一导电类型的硅 区域中的沟槽。通过屏蔽电介质与硅区域绝缘的屏蔽电极在沟槽的 下部中延伸。栅电极位于沟槽中，在屏蔽电极之上，但通过多晶硅 层间电介质(IPD)与屏蔽电极绝缘。IPD包括共形电介质层和热 氧化物层。

在一实施例中，栅电极通过沿上部沟槽侧壁延伸的栅极电介质 与硅区域绝缘，并且IPD的厚度与栅极电介质的厚度比大于3比1。

在另一实施例中，IPD沿其上表面具有凹的轮廓。

在又一实施例中，栅极沿其下表面具有凹的轮廓。

在另一实施例中，共形电介质层被热电介质沿电介质共形层的 下表面和侧壁所围绕。

在另一实施例中，共形电介质层具有凸的下表面和凹的上表 面。

在另一实施例中，屏蔽电极具有圆形顶面。

在另一实施例中，硅区域包括在第一导电类型的衬底之上延伸 的第一导电类型的外延层、外延层中的第二导电类型的阱区、以及 阱区中的第一导电类型的源区。源区位于沟槽的侧面。

在一实施例中，沟槽延伸至并终止于外延层内。

在另一实施例中，沟槽延伸穿过外延层并终止于衬底内。

下面的详细描述以及附图提供了对本发明的本质和优点的更 好的理解。

附图说明

图1是传统的屏蔽的栅极沟槽MOSFET的简化横截面图；以 及