[发明专利]电子元件安装结构以及电子元件安装方法无效
申请号: | 201010118858.X | 申请日: | 2010-02-23 |
公开(公告)号: | CN101814465A | 公开(公告)日: | 2010-08-25 |
发明(设计)人: | 高田理映;坪根健一郎 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H01L23/36 | 分类号: | H01L23/36 |
代理公司: | 隆天国际知识产权代理有限公司 72003 | 代理人: | 郑小军;陈昌柏 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 电子元件 安装 结构 以及 方法 | ||
相关申请的交叉引用
本申请是基于2009年2月24日提交的在先日本专利申请No.2009-40930并且要求该申请的优先权,通过援引将其全部内容合并于此。
技术领域
本发明涉及一种电子元件安装结构以及一种电子元件安装方法。
背景技术
近来,随着半导体器件的多功能化及高性能化,安装于基板上的元件的数目也在增加。另外,随着其中合并了半导体器件单元的电子设备的缩小化,加速了对半导体器件单元的缩小化要求。因此,元件的安装密度增加,并且难以保证足够的安装面积。
因此,如图1所示,在日本特开专利申请公开No.2002-359448中,多个电路板被堆叠,这种堆叠提高了安装效率。半导体器件单元1具有如下结构:其中第一、第二印刷电路板2、3经由堆叠连接件4被堆叠。球栅阵列(BGA)型集成电路5与存储器器件6被安装并且被密封到第一、第二印刷电路板2、3上。
然而,在第一、第二印刷基板2、3被堆叠的结构中,当半导体器件单元1用于处理高速信号时,信号传输的电特性就会变差。
也就是说,当BAG型集成电路5是响应于高速信号的半导体器件时,安装在位于下部的第一印刷基板2上的BAG型集成电路5和安装在位于上部的第二印刷基板3上的BAG型集成电路5之间的布线长度变长。因此,在其中第一、第二印刷基板2、3被堆叠的半导体器件单元1中,信号传输的高速特性变差了。
另一方面,在半导体器件单元1中,当被安装的元件出现缺陷时,进行将有缺陷的产品变成无缺陷的产品的处理(修复)。如图2A所示,在该修复处理的时候,在要被改变的元件(该附图中的小BGA 6)上设置覆盖件9并且通过在该覆盖件9中提供高温气体以使焊料融化,从而将小BGA 6从第一印刷基板2分离。
因此,在元件之间设置一定距离,从而修复时的热量不会影响要被修复的小BGA 6附近的元件(该距离由图2B中的箭头L2表示)。通常,在第一印刷基板2上设置距离L,从而该距离L也是造成元件安装密度下降的原因。
发明内容
为了解决现有技术的问题,本发明提供了一种电子元件安装结构以及电子元件安装方法。
根据描述的实施例,电子元件安装结构包括:上面安装有第一元件的第一基板以及被连接到第一基板的第二基板。该第二基板向该第一元件弯曲。
本发明还提供了一种电子元件安装方法,包括如下步骤:将第二基板连接到第一基板;在所述第一基板上安装第一元件;以及向所述第一基板上的所述第一元件弯曲所述第二基板。
本发明可以提高半导体器件单元的可靠性,得到更小的半导体器件单元并且简化半导体器件单元的制造过程。
应当理解,本发明的前述概括描述和下述具体描述这两者都是示例性的,而不是用于限制本发明的,本发明的范围由所附的权利要求定义。
附图说明
从结合附图的实施例的以下描述中,本发明的上述特征和其它特征及优点将变得清楚,在附图中:
图1是示出根据现有技术的半导体器件单元的前视图;
图2A和图2B是示出根据现有技术的半导体器件单元的视图;
图3是根据第一实施例的半导体器件单元的前视图;
图4是根据第一实施例的半导体器件单元的平面视图;
图5是根据第一实施例的半导体器件单元的BGA型集成电路的放大视图;
图6是示出根据第一实施例的半导体器件单元中的修复方法的视图;
图7A至图7D是示出根据第一实施例的半导体器件单元的制造方法的第一视图;
图8A至图8D是示出根据第一实施例的半导体器件单元的制造方法的第二视图;
图9A和图9B是示出根据第一实施例的半导体器件单元及其制造方法的第一改进型实例的视图;
图10A和图10B是示出根据第一实施例的半导体器件单元及其制造方法的第二改进型实例的视图;
图11A至图11C是示出根据第一实施例的半导体器件单元及其制造方法的第三改进型实例的视图;
图12是根据第二实施例的半导体器件单元的前视图;
图13A和图13B是根据第二实施例的半导体器件单元的BGA型集成电路的放大视图;
图14是示出根据第三实施例的半导体器件单元的前视图;
图15是根据第三实施例的半导体器件单元的BGA型集成电路的放大视图;
图16A和图16B是示出根据第三实施例的半导体器件单元中的修复方法的视图;
图17A和图17B是示出根据第三实施例的半导体器件单元的制造方法的视图;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010118858.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于存储器件的金属结构
- 下一篇:携带钟表