[发明专利]半导体封装结构及其制造方法

说明书

技术领域

本发明关于一种半导体封装结构及其制造方法，详言之，关于一种整合被动组件的半导体封装结构及其制造方法。

背景技术

参考图1，显示已知半导体封装结构的剖面示意图。该已知半导体封装结构1包括一基板11、一封装单元12及一封胶体13。该封装单元12包括数个被动组件(图中未示)。该封装单元12位于该基板11上，且电性连接至该基板11。该封胶体13包覆该封装单元12。

该已知半导体封装结构1的缺点如下。该等被动组件先经由一半导体工艺整合于该封装单元12内，接着，该封装单元12再以打线方式，或覆晶方式(图中未示)，电性连接至该基板11，导致将该等被动组件整合至该半导体封装结构1内的工艺繁复，并提高成本。

因此，有必要提供一种半导体封装结构及其制造方法，以解决上述问题。

发明内容

本发明提供一种半导体封装结构的制造方法，其包括以下步骤：(a)提供一基材，该基材包括至少一沟槽及至少一导电孔结构，该导电孔结构位于该沟槽内；(b)形成一第一电容于该基材上，该第一电容包括一第一下电极、一第一介电层及一第一上电极，该第一下电极位于该基材上，该第一介电层位于该第一下电极上，该第一上电极位于该第一介电层上；(c)形成一第一保护层，以包覆该第一电容，该第一保护层包括数个第一开口，该等第一开口显露该导电孔结构、部分该第一下电极及部分该第一上电极；(d)形成一第一金属层于该第一保护层上，该第一金属层包括一第一电感，该第一金属层直接接触该导电孔结构、该第一下电极及该第一上电极；及(e)形成一第二保护层，以包覆该第一电感。

藉此，可简化该第一电感及该第一电容的工艺。

本发明另提供一种半导体封装结构，其包括一基材、一第一电容、一第一保护层、一第一金属层及一第二保护层。该基材具有一第一表面、一第二表面、至少一沟槽及至少一穿导孔结构，该沟槽贯穿该第一表面及该第二表面，该穿导孔结构位于该沟槽内，且显露于该基材的第一表面及第二表面。该第一电容位于该基材的第一表面，且包括一第一下电极、一第一介电层及一第一上电极，该第一下电极位于该基材的第一表面，该第一介电层位于该第一下电极上，该第一上电极位于该第一介电层上。该第一保护层包覆该第一电容，该第一保护层包括数个第一开口，该等第一开口显露该穿导孔结构、部分该第一下电极及部分该第一上电极。该第一金属层位于该第一保护层上，且包括一第一电感，该第一金属层直接接触该穿导孔结构、该第一下电极及该第一上电极。该第二保护层包覆该第一电感。

藉此，可将该第一电感、该第一电容及该穿导孔结构一并整合至该半导体封装结构内，以缩减产品尺寸。

附图说明

图1显示已知半导体封装结构的剖面示意图；

图2至图21显示本发明半导体封装结构的制造方法的第一实施例的示意图；

图22显示本发明半导体封装结构的第二实施例的剖面示意图；

图23显示本发明半导体封装结构的第三实施例的剖面示意图；

图24至图31显示本发明半导体封装结构的制造方法的第二实施例的示意图；及

图32至图34显示本发明半导体封装结构的制造方法的第三实施例的示意图。

具体实施方式

参考图2至图21，显示本发明半导体封装结构的制造方法的第一实施例的示意图。参考图2，提供一基材21。在本实施例中，该基材21包括一第一表面211、一下表面212、至少一沟槽213及至少一导电孔结构217。该沟槽213开口于该基材21的第一表面211。该导电孔结构217位于该沟槽213内，且显露于该基材21的第一表面211。

在本实施例中，该基材21的材质为非绝缘材料，例如硅或氧化硅。该导电孔结构217包括一外绝缘层2141、一导体2142及一内绝缘层2143。该外绝缘层2141位于该沟槽213的侧壁，定义出一第二中心槽2144，该导体2142位于该第二中心槽2144的侧壁，定义出一第一中心槽2145，该内绝缘层2143填满该第一中心槽2145。由于该基材21的材质为非绝缘材料，故该外绝缘层2141用以隔绝该基材21及该导体2142，避免通过该导电孔结构217的电流分流至该基材21，而降低该导电孔结构217的电性效果。