[发明专利]抗静电的电路结构及制造方法

说明书

技术领域

本发明涉及一种抗静电的电路结构。特别来说，本发明涉及一种使用抗静电材料层取代齐纳二极体的抗静电电路结构，而具有生产、制造与电路结构上的优势。

背景技术

许多集成电路都会包括静电放电(ESD)防护装置，以防止静电所造成的损坏。由于静电放电防护装置变得越来越重要，其重要性已经不亚于集成电路技术在集成度的密度与复杂度的进展。然而，传统静电放电防护装置不能在具有多种型式的集成电路装置的晶片中进行良好的运作。例如，当高电压装置与低电压装置整合在一相同的半导体晶片或晶片中时，静电放电防护电路就需要不同的设计，以保护这两种不同型式的装置。然而，使用额外的静电放电植入装置或不使用以硅化物为基础结构所制造的静电放电防护电路，其在操作时会有漏电的考量。

传统的电路板设计，会在表面上设计齐纳二极体，以作为抵抗静电造成的电路板功能失效。目前已知有使用二极体为基础的静电放电防护电路，藉由形成在晶体管区中的双载子晶体管，得以提供从输入/输出接垫经由掺杂井至接地电压源的放电路径，因此可以解决前述的问题。

例如，台湾公开申请案TW 200614487提供一种静电放电防护装置，藉由在齐纳二极体区中形成齐纳二极体，以提供从输入/输出接垫经过掺杂井至接地电压源的放电路径，使受静电放电保护的装置能受到保护以免除静电放电的损坏。

应用此静电放电防护装置，由于是通过在晶体管区中形成双载子晶体管以及在齐纳二极体区中形成齐纳二极体，来提供从输入/输出接垫经由掺杂井至接地电压源的放电路径，所以实质上可以解决现有装置在操作时会有漏电的问题。但是，由于需要复杂的工艺来制造此双载子晶体管，制造成本难以降低反而成为另一个棘手的问题。

因此，仍然需要一种新颖的静电放电防护装置，来解决现有装置在制造时高成本的问题，以达到降低制造成本、简化结构的目的。

发明内容

本发明于是提出一种新颖的静电放电防护装置，其具有简单的结构，所以容易生产制造，于是可以彻底解决现有电路制造成本难以降低的问题。

本发明提出的抗静电电路结构，包括载板、位于载板上的第一线路、位于载板上并同时接地的第二线路、以及位于载板上的抗静电材料层，其分别与第一线路与第二线路电连接。

本发明又提出一种抗静电电路结构的制造方法。首先，提供一载板，载板上覆盖有一层铜箔。其次，选择性移除铜箔，以形成第一线路与第二线路，并使得第二线路接地。还有，选择性移除铜箔，并使得一抗静电材料层安置于暴露出的载板上，并分别与第一线路与第二线路电连接。

通过本发明提出的的抗静电电路结构以及抗静电电路结构的制造方法，减低了电路制造成本。

附图说明

图1-4例示本发明抗静电电路结构制造方法的示意图。

图5例示本发明一实施例抗静电电路结构的示意图。

图6例示本发明另一实施例抗静电电路结构的示意图。

其中，附图标记说明如下：

100    抗静电的电路结构  101    载板

102    第一层            103    第二层

104    第三层            110    铜箔

121    第一线路          122    第二线路

123    开口        130    抗静电材料层

140    电子元件    150    通孔

170    导电通孔

具体实施方式

本发明首先提供一种抗静电电路结构的制造方法。图1-6图例示本发明抗静电电路结构制造方法的示意图。首先，如图1所示，提供一载板101，载板101上覆盖有一层铜箔110。载板101可以为一电路板。其次，如图2所示，选择性移除载板101上的铜箔110，于是分别形成第一线路121与第二线路122。第二线路122与第一线路121不同处在于，第二线路122接地。

可以使用现有的方法来选择性移除载板101上的铜箔110。例如，使用传统图案化铜箔的工艺，在蚀刻掉部分的铜箔110后，即可以藉此界定出第一线路121与第二线路122的图案，或是同时界定出抗静电材料层130放置的位置。在选择性移除载板101上部分的铜箔110后，铜箔110下方的载板101就会暴露出来。