[发明专利]一种高密度低寄生的电容装置

说明书

技术领域

本发明涉及集成电路技术领域，特别是一种高密度低寄生的电容装 置，可应用于集成电路下面的多个子领域，如存储器、RFID、电荷泵等。

背景技术

如何最大限度的利用集成电路工艺制造出高密度、低寄生、高精度的 电容对集成电路设计各领域是至关重要的。高密度的电容能大大减小芯片 的面积，降低成本；而低寄生的电容可以减小芯片的额外功耗；高精度的 电容又能够大大提升芯片的性能；而与MOS工艺相兼容的高性能的电容 又能大大的降低芯片所带来的额外的制造费用。

目前与MOS工艺兼容的电容主要有MOS电容、MIM电容以及金属 互联层之间形成的电容。传统的MOS电容是由多晶硅栅，栅氧及半导体 衬底构成的，具有较大的单位面积电容。对于由NMOS管实现的电容， 电容的一端必须接地，限制了其应用。而对于由PMOS管实现的电容，由 于N阱到P衬底之间的寄生电容较大，寄生电容通常约为有效电容的10 ％～20％，它会使电路产生额外的功耗，影响电路的性能。然而，在深亚 微米工艺中，光刻精度的提高，使得金属层与金属层，通孔与通孔的距离 可以大大的减小，因此我们可以考虑利用MOS电容的上层空间实现较大 的金属互联线电容、通孔电容和MIM电容，从而实现更大的电容密度。

发明内容

(一)要解决的技术问题

针对现有技术的不足，本发明的主要目的在于提供一种高密度低寄生 的电容装置，以实现更大的电容密度，非常适合于低功耗，小面积要求的 芯片设计。

(二)技术方案

为达到上述目的，本发明提供了一种高密度低寄生的电容装置，具有 A端口和B端口，该电容装置还包括：

一个由多晶硅栅10、栅氧及连接到一起的源17、漏18和N阱19构 成的PMOS电容16，其中源17、漏18和N阱19连接到电容装置的A端 口，多晶硅栅10连接到电容装置的B端口；

多晶硅栅10与第一层金属11之间的第一电容，其中第一层金属11 连接到电容装置的A端口；

同一层金属12之间的第二电容，其中该同一层金属12由金属方块阵 列构成，每一个金属方块与其相邻的金属方块分别通过通孔连接到电容装 置的A端口和B端口；

通孔与通孔之间的第三电容，其中每个通孔与其相邻的通孔分别连接 到电容装置的A端口和B端口；

MIM电容，其中MIM电容具有上极板15和下极板14，上极板15和 下极板14分别连接到电容装置的A端口和B端口。

上述方案中，所述多晶硅栅10与第一层金属11之间的第一电容、同 一层金属12之间的第二电容、通孔与通孔之间的第三电容，以及MIM电 容都制作在PMOS电容16之上。

上述方案中，所述MIM电容的下极板14是完整的金属面，所述第一 层金属11是完整的金属面，而中间各层金属层由金属方块阵列构成。

上述方案中，所述PMOS电容16由NMOS电容36代替，该NMOS 电容36由多晶硅栅30、栅氧及连接到一起的源37、漏38构成。

上述方案中，所述PMOS电容16由第四电容46代替，该第四电容 46由多晶硅栅40、栅氧及N阱47构成。

(三)有益效果

从上述技术方案可以看出，本发明具有以下有益效果：

1、本发明在同一面积上集成了MOS电容，多晶硅与金属层之间的电 容，相同金属层之间的电容，通孔与通孔之间的电容及MIM电容，而且 也将各金属层到衬底的寄生电容转化为有效电容，因此减小了寄生电容所 占有效电容的比例，而且也增加了单位面积上的有效电容。

2、本发明可以减小PMOS电容中N阱到P衬底之间的寄生电容所占 有效电容的比例，降低电路的额外功耗，提高电路的性能。

3、由于中间各层金属层由金属方块阵列组成，每一个方块通过通孔 连接到第一层金属或者MIM电容的下极板，且每一个金属块四周的金属 块都是连接与这个金属块相反的端口。这样在每一个金属方块及通孔的四 周都存在相应的有效电容。

4、随着工艺特征尺寸的下降，光刻精度的提高，金属层数的增加， 金属层与金属层，通孔与通孔之间的间距可以进一步缩小，有效电容可以 进一步增加，可以预见该技术方案的效果会更加显著。

附图说明

图1为本发明提供的高密度低寄生的电容装置的剖面图；