[发明专利]封装工艺

说明书

技术领域

本发明涉及一种封装结构，且特别涉及一种堆叠式半导体元件封装结构。

背景技术

在现今的资讯社会中，使用者均是追求高速度、高品质、多功能性的电子产品。就产品外观而言，电子产品的设计是朝向轻、薄、短、小的趋势迈进。因此，电子封装技术发展出诸如堆叠式半导体元件封装等多半导体元件封装技术。

堆叠式半导体元件封装是利用垂直堆叠的方式将多个半导体元件封装于同一封装结构中，如此可提升封装密度以使封装体小型化，且可利用立体堆叠的方式缩短半导体元件之间的信号传输的路径长度，以提升半导体元件之间信号传输的速度，并可将不同功能的半导体元件组合于同一封装体中。

已知一种堆叠式半导体元件封装的制作方法是将芯片堆叠于具有直通硅晶穿孔(Through Silicon Via，TSV)的晶片载板上，以进行晶片级的封装，并且在完成封装后对晶片载板连同其上的封胶进行切割，以形成多个独立的封装单元。每个独立的封装单元可以通过形成在晶片底面的焊球与外部的电路板连接。

然而，已知技术是先在晶片载板底部形成焊球，之后直接将带有焊球的晶片载板配置于载具上，并使晶片载板上的焊球埋入载具上的粘着胶层内，直到完成晶片级封装步骤，且晶片载板与载具分离之后，才露出位于晶片载板底面的焊球。因此，当晶片载板的底面形成尺寸较大的焊球时，此大尺寸的焊球将难以与载具上的粘着胶层稳固结合，从而影响工艺可靠度。

发明内容

本发明提供一种封装工艺，其可以避免已知堆叠式半导体元件封装应用晶片级封装工艺时，因为采用大尺寸焊球，而导致晶片载板与载具之间接合不良，影响工艺可靠度的问题。

为具体描述本发明的内容，在此提出一种封装工艺。首先，将一半导体基材配置于一载具上，其中半导体基材具有面向载具的一第一表面以及位于第一表面上的多个接点。由半导体基材相对于第一表面的背侧来薄化半导体基材，其中薄化后的半导体基材具有相对于第一表面的一第二表面。形成多个直通硅穿孔(Through Silicon Via，TSV)于薄化后的该半导体基材中。直通硅穿孔分别对应并连接接点。接着，形成多个第一接垫于半导体基材的第二表面上，所述第一接垫分别对应并连接直通硅穿孔。接合多个芯片至半导体基材的第二表面，其中所述芯片分别电性连接至所对应的第一接垫。形成一封装胶体于半导体基材的第二表面上，其中封装胶体覆盖芯片以及第一接垫。分离半导体基材与载具，然后形成多个焊球于半导体基材的第一表面上，其中所述焊球分别电性连接至所对应的接点。之后，同时裁切封装胶体以及半导体基材，以形成多个封装单元。

在本发明的一实施例中，所述封装工艺还包括在将半导体基材配置于载具之前，形成一重布线层于半导体基材的第一表面上。此重布线层的表面具有多个第二接垫，且第二接垫分别电性连接至接点。此外，所述封装工艺更可在每一第二接垫上形成一球底金属层。

在本发明的一实施例中，所述封装工艺还包括在分离半导体基材与载具之后并且在形成焊球之前，形成一重布线层于半导体基材的第一表面上。所述重布线层的表面具有多个第二接垫，且第二接垫分别电性连接至接点。此外，所述封装工艺还包括在每一第二接垫上形成一球底金属层。

在本发明的一实施例中，所述的封装工艺还包括在每一第一接垫上形成一球底金属层。

在本发明的一实施例中，接合芯片至半导体基材的方法包括以倒装片倒装接合技术将每一芯片经由多个导电凸块接合至所对应的第一接垫。

在本发明的一实施例中，所述封装工艺还包括在接合芯片至半导体基材之后并且在形成封装胶体之前，形成一底胶于每一芯片与半导体基材之间，其中底胶包覆导电凸块。

基于上述，本发明是先将半导体基材配置于载具上，并待完成晶片级封装步骤，且半导体基材与载具分离之后，才形成焊球于半导体基材的第一表面上。因此，本发明提出的封装工艺可以避免采用大尺寸焊球可能导致的半导体基材与载具之间接合不良的问题，有助于提升工艺可靠度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图示作详细说明如下。

附图说明

图1A～1K依序绘示依据本发明的一实施例的一种封装工艺。

图2A～2K依序绘示依据本发明的另一实施例的一种封装工艺。

图3A～3E依序绘示依据本发明的一实施例的一种封装工艺的部分流程。

附图标记说明

102、202：封装单元

110、210、310：半导体基材

110a、210a、310a：第一表面