[发明专利]制作半导体器件间隙壁的方法

说明书

技术领域

本发明涉及半导体制造工艺，特别涉及一种制作半导体器件间隙壁的方法。

背景技术

目前，随着超大规模集成电路的迅速发展，芯片的集成度越来越高，电路设计尺寸越来越小。目前，制造商已能够制造具有32nm甚至更小线宽的半导体器件。

在现有的MOS(金属氧化物半导体)器件的制造过程中，通常利用设置间隙壁的技术以帮助控制及定义掺杂剂注入MOS的源极区与漏极区。图1A和图1B为现有技术制作间隙壁的流程中各步骤所涉及的半导体器件的剖视图。请参照图1A，先提供衬底100，衬底100上已形成有栅极结构110。栅极结构110例如包括栅氧化物层110A与栅极110B。栅氧化物层110A与栅极110B是利用传统沉积、光刻及刻蚀工艺所形成的。其中，栅氧化物层110A的材料例如是氧化硅，栅极110B的材料例如是掺杂多晶硅。然后，在衬底100及栅极结构110上形成氧化物层101，其中氧化物层101的形成方法以化学气相沉积工艺为佳，氧化物层101的厚度则以75埃到150埃为佳。然后，在氧化物层301上以LPCVD或PECVD等方法形成间隙壁材料层102，该层主要为含硅材料，例如氮化硅(Si_xN_y)、富含硅的氮化物、氮氧化硅(SiO_xN_y)和富含硅的氮氧化物中的一种或几种。间隙壁材料层102的厚度以300埃到2000埃为佳。

请参照图1B，对氧化物层101和间隙壁材料层102进行选择性干法刻蚀工艺，形成间隙壁。刻蚀气体可包含碳氟化合物、惰性气体和氧气。碳氟化合物的实例包括CF₄、CHF₃、C₂F₆等。

在间隙壁的制造过程中，随着元件关键尺寸的缩小，间隙壁的厚度可能变得不均匀，将不同区域内间隙壁的厚度差限制在容忍误差范围内是实现器件可靠电学性能及避免短通道效应的关键之一。然而，上述间隙壁材料层的沉积通常使用气相沉积，例如化学气相沉积或物理气相沉积等。在薄膜沉积的过程中，电路中器件间距较小的密集区和器件间距较大的非密集区的薄膜厚度很容易出现差异，通常密集区薄膜厚度小于非密集区薄膜的厚度。传统的刻蚀工艺会将这种差异传递下去，造成刻蚀后密集区的间隙壁薄于非密集区的间隙壁。间隙壁厚度不均匀会使器件的电学性能下降，并使器件在不同环境下运行速度不一致，从而造成良品率下降。

因此，目前急需一种解决密集区和非密集区间隙壁厚度不均匀的有效方法，以改善器件的电学性能，使器件在不同环境下运行速度均匀，从而提高良品率。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明提供一种制作半导体器件间隙壁的方法，所述方法依次包括下列步骤：提供一衬底，该衬底的表面具有栅极结构；在所述衬底及所述栅极结构上形成氧化物层；在所述氧化物层上形成间隙壁材料层；以及使用包含碳氟化合物和惰性气体但不包含氧气的刻蚀气体对所述氧化物层和所述间隙壁材料层进行刻蚀，以形成间隙壁，其中，所述碳氟化合物与所述惰性气体的流速比为0.1-1。

根据本发明的另一方面，所述制作半导体器件间隙壁的方法的特征在于，所述间隙壁材料层包含氮化硅、富含硅的氮化物、氮氧化硅和富含硅的氮氧化物中的一种或多种物质。

根据本发明的另一方面，所述制作半导体器件间隙壁的方法的特征在于，所述碳氟化合物为碳/氟比小于等于0.5的化合物。

根据本发明的另一方面，所述制作半导体器件间隙壁的方法的特征在于，所述碳氟化合物的流速为50-500sccm。

根据本发明的另一方面，所述制作半导体器件间隙壁的方法的特征在于，所述惰性气体的流速为500-1000sccm。

根据本发明的另一方面，所述制作半导体器件间隙壁的方法的特征在于，所述惰性气体的流速为700-1000sccm。

根据本发明的另一方面，所述制作半导体器件间隙壁的方法的特征在于，所述碳氟化合物与所述惰性气体的流速比为0.1-0.5。

根据本发明的方法能够有效解决密集区和非密集区间隙壁厚度不均匀的问题，改善了器件的电学性能，使器件在不同环境下运行速度均匀，从而提高良品率。

附图说明