[发明专利]异物检查和去除装置及异物检查去除程序

说明书

技术领域

本发明涉及一种对用于将电路图案(circuit pattern)转印至半导体晶片(semiconductor wafer)上的掩模(reticle)等的基板表面上所附着的异物进行检查，并将该异物予以去除的异物检查和去除装置及异物检查去除程序。

背景技术

关于对基板表面的异物进行检查的异物检查装置，如专利文献1所示，有包括如下各部分的异物检查装置：将检查光照射至基板表面上的照射光学系统，对来自所述基板表面的反射散射光进行检测的检测光学系统；以及根据由该检测光学系统所获取的光强度信号而对基板表面上有无异物进行判断的信息处理装置。

而且，以往在根据该异物检查装置的检查结果而在基板表面上有异物时，暂时将该异物从异物检查装置内取出，并通过使用气枪(air gun)等的使用者的手动作业来将异物予以去除。

然而，当利用使用者的手动作业来将附着在基板表面的异物予以去除时，有可能会导致基板破损，因而去除作业需要熟练的技能(skills)。特别是当基板为带有表膜(pellicle)的掩模的情况下，表膜容易破损，因而在利用手动作业来去除异物时必须仔细注意。而且，因为是由使用者来判断是否要去除异物，所以是否要进行异物去除作业的确认不仅变得烦杂，而且会因使用者而导致有判断误差，也有可能会看漏应去除的异物。

另一方面，也考虑在异物检查装置侧判断有无异物并将异物予以去除的方法，但现有的异物检查装置只是进行统一判断而与基板内的各区域的种类无关。

然而，在形成着精密电路图案的区域，即便是较小的异物也必须将其去除。另一方面，在形成着粗大的电路图案的区域或未形成电路图案的区域，则不一定要将较小的异物予以去除。这样的话，要针对基板表面的各区域来决定应去除的异物及无需去除的异物，因此，如果是在检测到规定尺寸的异物时统一将异物予以去除，则会因未必需要去除的异物而造成去除作业的进行，从而导致作业时间的延长。

专利文献1：日本专利特开2006-10544号公报

专利文献2：日本专利特开2006-300705号公报

发明内容

对此，本发明是为了能够一举解决所述问题而完成的，其主要期望的课题在于，通过自动地判断有无应进行异物去除的异物，以减轻使用者的作业负担及排除判断误差，并防止作业时间的延长。

即，本发明的异物检查和去除装置的特征在于包括以下的(1)～(4)。

(1)异物信息获取部，获取附着在基板表面的异物的异物信息。

(2)异物去除部，将所述所附着的异物予以去除。

(3)比较部，对针对所述基板表面的各区域设定的用于进行异物去除的条件、与由所述异物信息获取部获取的各区域的异物信息进行比较。

(4)异物去除控制部，当所述比较部的比较结果表示所述异物信息满足所述条件时，利用所述异物去除部来将所述基板表面的异物予以去除。

如果是这样的异物检查和去除装置，则会针对基板表面的各区域而设定条件，并以仅在满足该条件时进行异物去除的方式，来判断是否针对基板表面的各区域进行异物去除，因此能够省去不必要的异物去除作业。因此，可减少包含异物去除作业在内的基板的清洗次数，从而可防止作业时间的延长，且可削减运行成本(running cost)。而且，因为是自动地进行判断而无需让使用者来判断异物的大小或数量等的异物信息，所以能够排除因各使用者的不同而导致的判断误差。而且，并不是由使用者来进行去除作业，而是利用机器来进行去除作业，因此能够减轻使用者的负担，同时能够降低基板的破损等的危险性，且不需要去除技能。

较理想的是，所述基板为用于将电路图案转印至半导体晶片上的掩模或安装着表膜的掩模，且所述各区域针对该掩模上所形成的各个不同的电路图案设定。这样，根据掩模上所形成的电路图案的尺寸所允许的附着异物的大小有所不同，而能够进一步加强所述发明的效果。而且，在安装着表膜的掩模中，如果由使用者来进行清洗，则会存在特别容易破损的问题，而如果在装置侧进行异物去除作业，便能够防止表膜的破损，从而可减少表膜的更换次数，且能够大幅地削减运行成本。另外，通过针对各电路图案来判断是否允许附着异物，可削减清洗次数，使得掩模上所形成的电路图案其自身的寿命延长，由此可降低掩模所花费的成本。