[发明专利]线路结构的制作方法

说明书

技术领域

本发明涉及一种线路结构的制作方法，且特别是涉及一种可制作细线路的线路结构制作方法。

背景技术

近年来随着电子工业的生产技术的突飞猛进，线路基板可搭载各种电子零件，以广泛地应用于各种不同功能的电子产品中。目前，电子产品朝向多功能化及小型化的方向发展。在此趋势下，线路基板需大幅提高其布线密度，以搭载更多且更精密的电子零件，而提高布线密度无非是通过缩小线宽以及线距来达成。

在现有技术中，线路层的形成方式是先在基板上全面电镀一金属层，之后再以光刻蚀刻的方式图案化金属层。然而，现有技术受限于电镀制作工艺所形成的金属层的均匀度以及光刻蚀刻制作工艺的精准度等制作工艺能力的限制，而不易制作线宽低于40微米的线路，以致于产品合格率低且制作成本高。

发明内容

本发明的目的在于提供一种线路结构的制作方法，适于制作细线路。

本发明提出一种线路结构的制作方法如下所述。提供一复合介电层、一绝缘层与一线路板，其中绝缘层位于复合介电层与线路板之间，复合介电层包括一抗镀介电层与一可镀介电层，可镀介电层位于抗镀介电层与绝缘层之间，抗镀介电层的材质包括一抗化学镀的材料，可镀介电层的材质包括一可被化学镀的材料。压合复合介电层、绝缘层与线路板。形成一贯穿复合介电层与绝缘层的贯孔，贯孔暴露出线路板的部分线路层。在贯孔中形成一导电通道，导电通道连接线路层。在复合介电层上形成一贯穿抗镀介电层的沟槽图案。进行一第一化学镀制作工艺，以在沟槽图案内形成一导电图案，且导电图案连接导电通道。

本发明提出一种线路结构的制作方法如下所述。提供一复合层、一绝缘层与一线路板，其中绝缘层位于复合层与线路板之间，复合层包括一导电层与一可镀介电层，可镀介电层位于导电层与绝缘层之间。压合复合层、绝缘层与线路板。形成一贯穿复合层与绝缘层的贯孔，贯孔暴露出线路板的部分线路层。在贯孔中形成一导电通道，导电通道连接线路板的线路层。移除导电层。在可镀介电层上形成一抗镀介电层，以使可镀介电层与抗镀介电层形成一复合介电层。在复合介电层上形成一贯穿抗镀介电层的沟槽图案。进行一第一化学镀制作工艺，以在沟槽图案内形成一导电图案，且导电图案连接导电通道。

在本发明的一实施例中，形成导电通道以及移除导电层的方法包括在形成贯孔之后，在复合层与绝缘层上全面形成一导电材料，其中部分导电材料填满贯孔，以及移除导电材料的位于贯孔外的部分以及导电层。

在本发明的一实施例中，形成导电通道以及移除导电层的方法包括在形成贯孔之前，移除导电层，在形成贯孔之后，在可镀介电层与绝缘层上全面形成一导电材料，其中部分导电材料填满贯孔，以及移除导电材料的位于贯孔外的部分。

在本发明的一实施例中，更包括在形成导电图案之后，移除抗镀介电层。

在本发明的一实施例中，图案化复合介电层的方法包括激光烧蚀复合介电层。

在本发明的一实施例中，第一化学镀制作工艺包括一化学铜沉积制作工艺。

在本发明的一实施例中，形成贯孔的方法包括激光烧蚀复合介电层以及绝缘层。

在本发明的一实施例中，形成导电通道的方法包括进行一第二化学镀制作工艺。

在本发明的一实施例中，沟槽图案具有一底部，且底部是由部分可镀介电层所构成。

在本发明的一实施例中，第一化学镀制作工艺中的催化剂不会吸附在抗镀介电层的表面上。

在本发明的一实施例中，抗镀介电层的材质包括不含羟基官能基团或羧基官能基团的高分子材料。

在本发明的一实施例中，导电图案与导电通道之间存在一交界面，且交界面突出于绝缘层的一远离线路板的表面。

基于上述，本发明是将具有抗化学镀特性的抗镀介电层配置于可镀介电层上，并在由抗镀介电层与可镀介电层所构成的复合介电层上形成沟槽图案，以通过沟槽图案暴露出可镀介电层。如此一来，可使之后进行的化学镀制作工艺仅会在沟槽图案所暴露出的可镀介电层上形成导电图案，故导电图案只会填满于沟槽图案中。因此，本发明可通过沟槽图案来定义出导电图案，进而可通过控制沟槽图案的最小沟槽宽度来调整形成在沟槽图案中的导电图案的最小线宽。再者，由于本发明的沟槽图案可以是以激光烧蚀的方式形成，因此，本发明可降低导电图案的线宽(例如将最小线宽缩小至40微米以下)，且毋须通过光刻蚀刻的方式来图案化导电层，故可提高制作工艺合格率并降低制作成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

附图说明

图1A～图1G绘示本发明一实施例的线路结构的制作工艺剖视图；