[发明专利]基于FPGA实现Nandflash闪存控制器电路验证的平台系统及方法

说明书

技术领域

本发明涉及集成电路领域，特别涉及数字集成电路验证技术领域，具体是指一种基于FPGA实现Nandflash闪存控制器电路验证的平台系统及方法。

背景技术

FPGA(Field Programmable Gate Array，现场可编程门阵列)验证是数字集成电路设计过程中一个必不可少的重要流程。

FPGA验证的主要步骤有：

(1)设计输入：即利用HDL(Hardware Description Language，硬件描述语言)输入工具、原理图输入工具或状态机输入工具等把所要设计的电路描述出来。

(2)综合与布局布线，综合优化是把HDL语言翻译成最基本的与或非门的连接关系(网表)，并根据要求(约束条件)优化所生成的门级逻辑连接，输出edf和edn等文件，导给FPGA厂家的软件进行实现和布局布线。

布局布线就是使用FPGA厂商提供的实现与布局布线工具，根据所选芯片的型号，进行芯片内部功能单元的实际连接与映射。

(3)生成并下载BIT或PROM文件，进行板级调试。

布局布线完成后，会生成带有电路功能的BIT或PROM文件，通过FPGA厂商提供的烧写工具，将BIT或PROM文件烧写到FPGA芯片内，这样FPGA芯片就可以实现所要设计的电路功能了。

本发明主要针对Nandflash控制器，下面对Nandflash及Nandflash控制器进行详细介绍。

Nandflash(快闪存储器)是目前业界非常流行的存储介质，Nandflash存储单元面积小，其裸片面积也很小。Nandflash编程速度快、擦除时间短，支持速率超过5Mbps的持续写操作，其区块擦除时间短至2ms。显然，Nandflash在编程速度、擦除时间方面具有绝对优势。基于上述几点优势，Nandflash较适合于存储大量文件，所以Nandflash几乎被用于所有可擦除的存储卡。

随着Nandflash的越来越流行，越来越多的厂商开始生产Nandflash闪存芯片，三星、美光及东芝等都是业界主流的Nandflash闪存芯片制造商，目前市场上的各种Nandflash闪存芯片型号越来越多，各种闪存芯片之间的差异性也越来越大，这就对Nandflash控制器的兼容性提出了更高的要求。

在常用的数字SOC(system on chip，片上系统)芯片架构中，我们常会使用Nandflash控制器负责与芯片外侧的Nandflash闪存通讯。作为SOC芯片内处理器与Nandflash闪存之间的桥梁，处理器通过向Nandflash控制器发出指令，实现对Nandflash编程、擦除等操作。同时，Nandflash闪存通过返回相应的状态数据给Nandfash控制器，告知处理器相应的闪存状态。所以Nandfash控制器在数字SOC芯片与Nandflash闪存通讯过程中起着不可替代的作用。Nandfash闪存接口信号有8或16根指令数据信号I/O及6根控制信号：芯片启动信号CEn，写使能信号WEn，读使能信号REn，指令锁存使能信号CLE，地址锁存使能信号ALE，就绪/忙信号R/Bn。Nandflash控制器通过上述信号对Nandflash闪存进行复位、读写Nandflash闪存芯片内数据、读取Nandflash闪存芯片状态及芯片标识符、擦除Nandflash闪存芯片内数据、对Nandflash闪存芯片内数据进行ECC(Error Check Correct)算法校验等各项操作。

如上文所述，Nandflash控制器的操作复杂，同时市场现有的Nandflash闪存芯片种类繁多、差异性也越来越大，现有的Nandflash控制器FPGA验证方案越来越难以满足测试人员的测试要求。

现有技术中的Nandflash控制器验证方案无法充分验证Nandflash控制器对各种Nandflash闪存芯片的兼容性；因为待测Nandflash芯片较多而导致测试效率低下；并且无法可对Nandflash控制器电路的各种逻辑功能进行充分验证，测试覆盖率低；同时需要大量的人力参与，测试自动化程度较低；无法减少和避免Nandflahs控制器的缺陷，从而降低了Nandflash控制器的兼容性，使得研发周期延长，研发成本大大提高。

所以，如何设计出一种合格的针对Nandflash控制器电路的FPGA验证方案，就成为了目前数字集成电路验证测试领域的一个挑战。

发明内容