[发明专利]基于访问时间调整对非易失性半导体存储器的访问

说明书

背景技术

非易失性半导体存储器可以用作计算机系统(诸如台式机、笔记本计算机、便携式计算机等)或消费设备(诸如音乐播放器、手机、照相机等)或其他适当应用的大容量存储装置。非易失性半导体存储器可以包括一个或多个存储装置(诸如闪存)和用于访问每个存储装置的控制电路。每个存储装置与一地址总线和一数据总线以及多个接口控制线耦合。当向存储装置发出写命令或擦除命令时，控制电路配置地址总线和多个控制线，并且接着在数据总线上传输命令数据(和用于写操作的用户数据)。接收命令后，存储装置在“访问时间”内在内部执行该命令。为了确定存储装置何时完成执行该命令，控制电路通常通过发出“命令状态”请求来轮询存储装置，其中存储装置向控制电路发送命令状态寄存器的内容。

图1A图示说明了使用现有技术序列写或擦除存储装置时的一个问题。图1A中的波形表示存储装置的可用/占用线。在传输命令数据(中的串行数据)后(以及用于写操作的用户数据)，控制电路延迟预定的时间(STATUS_DELAY)并且接着开始轮询存储装置，以获得命令状态寄存器的内容。当命令状态寄存器指示先前的命令已经成功完成时，控制电路可向存储装置发送下一个命令。根据特定存储装置的速度，状态延迟时间(STATUS_DELAY)可能明显短于实际访问时间，因此控制电路可能在存储器完成处理命令之前开始轮询状态命令寄存器。这是不期望有的，因为对状态命令寄存器过多的轮询消耗电池供电的主机设备的电能。

图1B说明了使用现有技术序列通过单个通道写第一和第二存储装置时的另一个问题。在图1B显示的例子中，第二存储装置的访问时间比第一存储装置的访问时间短。在向第一存储装置发送命令数据之后，命令数据立即在第一存储装置的访问时间内被发送到第二存储装置。当第一存储装置的命令状态寄存器指示已经成功完成该命令时，向第一存储装置发送下一个命令。然而，在传输下一个命令给第一存储装置时，第二存储装置可能也准备接收下一个命令，但是必须等待控制电路完成下一个命令至第一存储装置的发送(即，在访问共享总线时存在冲突)。图1B中显示的等待时间是不期望有的，因为其降低了非易失性半导体存储器的整体性能(吞吐量)。

附图说明

图1A图示说明现有技术对存储装置的访问，其中状态延迟可明显短于访问时间，这就增加了发送到存储装置的命令状态请求的数量。

图1B图示说明现有技术通过共享总线对两个存储装置访问，其中由于存储装置具有不同的访问时间，所以可能会发生冲突。

图2A显示了根据本发明的一个实施例的非易失性半导体存储器，该存储器包括控制电路访问的第一和第二存储装置。

图2B是控制电路根据本发明的一个实施例执行的流程图，其中存储装置的访问时间被测量，以修改多个存储装置的访问序列。

图3A显示现有技术对存储装置的擦除操作，其中状态延迟明显地短于访问时间，这就增加了发送到存储装置的命令状态请求的数量。

图3B图示说明了本发明的一个实施例，其中通过响应测量得到的存储时间来调整状态延迟，以此修改存储装置的访问序列，从而减少发送到存储装置的命令状态请求的数量。

图3C图示说明了本发明的一个实施例，其中通过修改向存储装置发送命令的顺序来修改存储装置的访问序列，从而通过减少或避免由于冲突造成的等待时间来改善性能。

图4是根据本发明的一个实施例的流程图，其中通过响应测量得到的访问时间来调整状态延迟，从而修改存储装置的访问序列。

图5是根据本发明的一个实施例的流程图，其中，通过修改向存储装置发送命令的顺序来修改存储装置的访问序列。

图6A显示了本发明的一个实施例，其中控制电路在分离的、专用的总线上访问每个存储装置。

图6B显示了本发明的一个实施例，其中控制电路在共享的总线上访问每个存储装置。

具体实施方式

图2A显示了根据本发明的一个实施例的非易失性半导体存储器2，该存储器包括第一存储装置4A和控制电路6，该控制电路可操作用来执行图2B中显示的流程图。发出访问命令到第一存储装置(步骤8)。在状态延迟之后请求来自第一存储装置的命令状态(步骤10)。当命令状态指示第一存储装置已经完成命令(步骤12)时，测量存储装置的第一访问时间。接着，响应访问时间修改第一存储装置的访问序列(步骤16)。