[发明专利]基于FPGA的高速存储与传输装置

权利要求书

1.一种基于FPGA的高速存储或读取数据的方法，其特征在于，所述方法包括：

通过PLB总线向输入输出模块(4)发送接口选择命令和配置信息，所述输入输出模块(4)选择对应的接口形式，然后将接口配置好，配置结束后将输入输出模块(4)中的配置结束标志位置1。

2.根据权利要求1所述的方法，其特征在于，所述向输入输出模块(4)发送的命令和配置信息具体包括：接口选择命令，输入/输出接口的通道个数，工作模式，数据位宽，接口缓冲区大小。

3.一种基于FPGA的高速存储或读取数据的方法，其特征在于，所述方法包括：

通过PLB总线向RAID控制器(1)发送RAID级别选择命令和配置信息，所述RAID控制器(1)选择对应的RAID级别，并配置好SATA控制器组(2)中的各个SATA控制器，配置结束后将RAID控制器(1)中的配置结束标志位置1。

4.根据权利要求3所述的方法，其特征在于，所述向RAID控制器(1)发送的命令和配置信息具体包括：RAID级别，条带化参数，磁盘管理参数，控制器个数，硬盘个数。

5.根据权利要求3或4所述的方法，其特征在于，所述的RAID控制器(1)存储数据的具体步骤包括：

A、命令解析模块2(103)解析从PLB总线接收的命令和配置信息；

B、数据分配与组合模块(104)从输入输出模块(4)接收数据并写入第i个缓冲区(105)buffer_i，同时数据计数模块(107)对写入buffer_i的数据量进行计数；

C、由第i个NPI接口控制器NPI_ctrl_i(108)将第i个缓冲区(105)buffer_i中的数据通过NPI接口传给多端口存储器控制器组(3)中的第i个多端口存储器控制器MPMC_i，同时协调模块(106)内部的计数器对传给多端口存储器控制器组(3)的数据量进行计数；

D、，MPMC_i负责将数据写入存储单元_2(9)中；

E、当协调模块(106)内部的计数器的计数值达到L时，协调模块(106)产生脉冲信号通知SATA控制器组(2)的第j个SATA控制器SATA_ctrl_j将刚刚写入存储单元_2(9)中缓存的L个字节的数据写入磁盘阵列(10)中，随即将协调模块(106)内部计数器的计数值清零，改变j的值，重复上面E步骤，直到所有数据都存储结束；

F、当数据计数模块(107)计数值达到K时，数据分配与组合模块(104)将从输入输出模块(4)接收的数据写入第i+1个缓冲区(105)buffer_i+1，随即将数据计数模块(107)的计数值清零；

G、重复上面B到F步骤，直到所有数据都存储结束；所述L和K都是参数，是软件可读可写的。

6.根据权利要求3或4所述的方法，其特征在于，所述的RAID控制器(1)读取数据时的具体步骤包括：

A、命令解析模块2(103)解析从PLB总线接收的命令和配置信息；

B、数据分配与组合模块(104)根据存储时的分配策略控制协调模块(106)依次产生信号通知SATA控制器组(2)的N/M个SATA控制器将磁盘阵列(10)中某个逻辑地址处的K个数据读出；

C、读出的数据将分别通过N/M个SATA控制器的NPI接口传送到多端口存储器控制器组(3)中的第i个多端口存储器控制器MPMC_i；

D、由第i个多端口存储器控制器MPMC_i将K个数据写入存储单元_2(9)中缓存；

E、数据分配与组合模块(104)依次通过第i个NPI接口控制器NPI_ctrl_i将存储单元_2(9)中缓存的K个数据读出并且写入第i个缓冲区(105)buffer_i缓存，随即将这些数据发送给输入输出模块(4)，由输入输出模块(4)将数据传输给其它板卡/装置；

F、改变i的值，重复上面B到E步骤，直到所有数据都读取完并传输结束；所述L和K都是参数，是软件可读可写的。