[发明专利]基于FPGA的高速存储与传输装置

说明书

技术领域

本发明涉及一种基于FPGA的高速存储或读取数据的方法及装置，采用大规模现场可编程门阵列FPGA(Field programmable gate array)作为实现平台，实现数据的存储与传输。在FPGA中实现RAID控制器和SATA控制器并组成存储阵列，并且可以通过camlink接口，光纤接口或者PCIE接口与外界交换数据。本发明涉及计算机领域，存储领域和嵌入式系统，该装置可以广泛应用于图像记录和高速数据采集系统，以及系统仿真。

背景技术

存储技术在计算机发展中始终是一个关键技术。其技术特性决定了计算机的数据存储性能，进而决定了计算机的整体性能以及应用环境。近年来随着数字图像和数字采集技术的发展，高速存储技术扮演着越来越重要的角色。

现有的存储技术存在以下问题：

1、基于专用集成电路(ASIC)的RAID控制器和SATA控制，灵活性低，升级困难，PCB(Printed Circuit Board)面积大，很难实现设备小型化；

2、RAID控制器和SATA控制是基于总线的，命令、状态信息和数据都通过总线传输，数据传输的有效带宽低；

3、输入输出接口单一，无法满足不同场合的应用需求；

4、同一个内存既用来存放运行时的软件代码又用来作为高速数据缓存，没有将两者从物理上分开，导致高速缓存单元成为高速数据存储的又一个瓶颈。

发明内容

本发明提供一种基于FPGA的高速存储或读取数据的方法及装置，所述方法和装置优化了系统架构，提高了高速数据缓存的带宽和性能，从而提高了高速存储的带宽。

本发明提供一种基于FPGA的高速存储或读取数据的方法，所述方法包括：

通过PLB总线向输入输出模块(4)发送接口选择命令和配置信息，所述输入输出模块(4)选择对应的接口形式，然后将接口配置好，配置结束后将输入输出模块(4)中的配置结束标志位置1。所述向输入输出模块(4)发送的命令和配置信息具体包括：接口选择命令，输入/输出接口的通道个数，工作模式，数据位宽，接口缓冲区大小。

本发明实施方式提供一种基于FPGA的高速存储或读取数据的方法，所述方法还包括：

通过PLB总线向RAID控制器(1)发送RAID级别选择命令和配置信息，所述RAID控制器(1)选择对应的RAID级别，然后配置好SATA控制器组(2)中的各个SATA控制器，配置结束后将RAID控制器(1)中的配置结束标志位置1。所述向RAID控制器(1)发送的命令和配置信息具体包括：RAID级别，条带化参数(条带化参数指的是将数据分割成相同大小的数据块分别写入磁盘阵列中不同硬盘时确定该数据块大小的值)，磁盘管理参数，控制器个数，硬盘个数。

本发明实施方式提供一种基于FPGA的高速存储或读取数据的方法，所述的RAID控制器(1)存储数据的具体步骤包括：

A、命令解析模块2(103)解析从PLB总线接收的命令和配置信息；

B、从输入输出模块(4)接收数据并写入第i个缓冲区(105)缓冲区_i，同时数据计数模块(107)对写入缓冲区_i的数据量进行计数；

C、由第i个NPI接口控制器接口控制_i(108)将第i个缓冲区(105)缓冲区_i中的数据通过NPI接口传给多端口存储器控制器组(3)中的第i个多端口存储器控制器MPMC_i，同时协调模块(106)内部的计数器对传给多端口存储器控制器组(3)的数据量进行计数；

D、MPMC_i负责将数据写入存储单元_2(9)中；

E、当协调模块(106)内部的计数器的计数值达到L时，协调模块(106)产生脉冲信号通知SATA控制器组(2)的第j个SATA控制器SATA_ctrl_j将刚刚写入存储单元_2(9)中缓存的L个字节的数据写入磁盘阵列(10)中，随即将协调模块(106)内部计数器的计数值清零，改变j的值，重复上面E步骤，直到所有数据都存储结束；

F、当数据计数模块(107)计数值达到K时，数据分配与组合模块(104)将输入输出模块(4)接收的数据写入第i+1个缓冲区(105)(缓冲区_i+1)，随即将数据计数模块(107)计数值清零；

G、重复上面B到F步骤，直到所有数据都存储结束。所述L和K都是参数，是软件可读可写的。

本发明实施方式提供一种基于FPGA的高速存储或读取数据的方法，所述的RAID控制器(1)读取数据时的具体步骤包括：

A、命令解析模块2(103)解析从PLB总线接收的命令和配置信息；