[发明专利]单栅非易失性快闪存储单元、存储器件及其制造方法

说明书

技术领域

本发明涉及半导体存储器，特别涉及一种单栅非易失性快闪存储单元、 存储器件及其制造方法。

背景技术

通常，用于存储数据的半导体存储器分为易失性存储器和非易失性存储 器，易失性存储器易于在电中断时丢失其数据，而非易失性存储器即使在供 电中断后仍能保持片内信息。目前可得到的非易失存储器有几种形式，包括 电可编程只读存储器(EPROM)、电可擦除编程只读存储器(EEPROM)和快闪 存储器(flash memory)。与其它的非易失性存储器相比，快闪存储器具有存储 数据的非易失性、低功耗、电重写能力以及低成本等特性，因此，非易失性 存储器已广泛地应用于各个领域，包括嵌入式系统，如PC及外设、电信交换 机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语 音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理。

例如在公开号CN101051653A的中国专利申请中提供了一种单栅存储单 元，参见图1，给出了现有技术的单栅存储单元的截面图。该单栅存储单元由 N型衬底12或N阱制成。均为P+型的第一区域14，第二区域16和第三区域 18位于该N阱或N型衬底12中。该第一区域14，第二区域16和第三区域 18彼此间隔开，限定了第一区域14与第二区域16之间的第一沟道区域24， 以及在第二区域16与第三区域18之间的第二沟道26。在第一沟道区域24之 上的是与第一沟道区24间隔开并且绝缘的控制栅极20。该控制栅极20覆盖 该第一沟道区域24，但是与第一区域14和第二区域16少量重叠或不重叠。 在第二沟道区域26之上的是与第二沟道区26间隔开并且绝缘的浮置栅极22， 该浮置栅极22覆盖该第二沟道区域26，但是与第二区域16和第三区域18少 量重叠或不重叠。在写操作中，将例如+5伏的正电压施加到第一区域14，将 接地的较低电压施加到第三区域18，将接地的低电压施加到控制栅极24，因 为第一区域14，第二区域16和第一沟道区域24形成了P型晶体管，因此施 加0伏到控制栅极20将导通第一沟道区域24，于是来自第一区域14的+5伏 电压将通过第一沟道区域24传送到第二区域16。在第二区域16处，根据热 载流子机理，空穴将通过沟道被注入到浮置栅极22，完成写操作。

现有技术中，擦写操作一般是利用热电子或者电子隧穿的原理来完成。 因此擦写操作需要较高的操作电压，例如一般擦写的操作电压为7V～20V。因 此在制造工艺中，必须包含高压器件，制造工艺复杂，成本较高。同时擦写 过程中的热电子及电子隧穿的反复擦写容易造成晶体管的失效。

发明内容

本发明解决的技术问题是，提供一种单栅非易失性快闪存储单元及其制 造方法，提高了存储单元的可靠性。

为了解决上述问题，本发明提供了一种单栅非易失性快闪存储单元，包 括：半导体结构，所述半导体结构包括衬底、位于衬底中的第一导电类型的 掺杂阱，位于掺杂阱内及其上的控制栅晶体管和浮栅晶体管，其中控制栅晶 体管源极和浮栅晶体管的漏极共用，所述浮栅晶体管具有浮栅结构，所述半 导体结构上具有层间介质层；

还包括：可动开关，设置于所述浮栅结构上方，所述可动开关对应位置 的层间介质层中具有暴露浮栅结构的开口，所述可动开关包括：支撑部件和 导电互连部件，所述支撑部件位于所述导电互连部件的外围，且与所述层间 介质层连接，并将所述导电互连部件悬置在所述开口上方，当向所述导电互 连部件施加电压时，则所述导电互连部件与所述浮栅结构电连接。

优选的，所述浮栅结构包括浮栅部和浮栅延伸部；

可动开关，设置于所述浮栅延伸部上方，所述可动开关对应位置的层间 介质层中具有暴露浮栅延伸部的开口，所述可动开关包括：支撑部件和导电 互连部件，所述支撑部件连接在所述导电互连部件的外围，且与所述层间介 质层连接，所述导电互连部件通过所述支撑部件悬置在所述开口上方，当向 所述导电互连部件施加电压，则所述导电互连部件进入所述开口和所述浮栅 延伸部导电互连。

优选的，所述第一掺杂类型为N型，第二掺杂类型为P型。

优选的，所述第一掺杂类型为P型，第二掺杂类型为N型。

优选的，所述支撑部件为绝缘材料，所述支撑部件为分布在导电互连部 件对称的两侧的引脚，且所述支撑部件和所述导电互连部件连接的一端位于 导电互连部件下方，与层间介质层连接的一端位于层间介质层上方。