[发明专利]节省存储资源的多元LDPC码译码方法及装置有效
申请号: | 201010137864.X | 申请日: | 2010-04-02 |
公开(公告)号: | CN101834614A | 公开(公告)日: | 2010-09-15 |
发明(设计)人: | 白宝明;何光华;李博;李琪;林伟 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | H03M13/11 | 分类号: | H03M13/11 |
代理公司: | 陕西电子工业专利中心 61205 | 代理人: | 王品华;朱红星 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 节省 存储 资源 多元 ldpc 译码 方法 装置 | ||
1.一种节省存储资源的多元LDPC码译码装置,包括:
加载模块,用于接收并存储解调器输出的解调信息向量;
变量节点更新模块,用于接收校验节点传输的信息并将其按超列运算,运算结果存入存储空间,该存储空间的向量深度低于有限域GF(q)的阶数;更新变量节点的信息,并将更新后的自身信息传输给校验节点更新模块;
校验节点更新模块,用于接收变量节点传输的信息并将其按超行运算,运算结果存入存储空间,该存储空间的向量深度低于有限域GF(q)的阶数;更新校验节点的信息,并将更新后的自身信息传输给变量节点更新模块;
路由模块,用于存储校验矩阵H中变量节点和校验节点的互联信息,传输给变量节点更新模块和校验节点更新模块作为迭代时的运算关系;
卸载模块,用于接收和判决每轮变量节点更新模块迭代运算完成后的译码序列c,如果cHT=0成立,则将译码序列c中的信息位输出;如若达到最大迭代次数,无论cHT=0是否成立,都要将译码序列c中的信息位输出;
控制逻辑模块,用于向所述的各个模块传送控制信息,使其处于正常的工作时序下,保证数据流动的正确性。
2.根据权利要求1所述的节省存储资源的多元LDPC码译码设备,其特征在于:加载模块将接收的软信息按数值降序排列送入存储器。
3.一种节省存储资源的多元LDPC译码方法,包括如下步骤:
(1)加载模块接收和储存调器输出的解调信息向量;
(2)变量节点更新模块从加载模块中读取解调信息向量,并将向量中的nm个较大实值及其对应的域值传递给校验节点,nm≤q,q为多元LDPC码所在的GF(q)域的大小;
(3)校验节点更新模块从路由模块中读取信息向量,首先对信息向量做域值置换,之后对信息向量进行超行运算,并对运算结果做逆域值置换,最后将运算结果填入路由模块中的存储空间;
(4)变量节点更新模块从路由模块中读取信息向量,进行超列运算后,将运算结果填入路由模块中的存储空间,并将更新后全部变量节点信息组成的译码序列c传递给卸载模块;
(5)卸载模块对译码序列c进行判决,若满足cHT=0或达到最大迭代次数,则将译码序列中的信息位输出,并记录当前轮次迭代次数;否则,转到步骤(3)。
4.根据权利要求3所述的多元LDPC码译码方法,其特征在于步骤(3)所述的校验节点更新模块按超行运算,采用多路并行结构。
5.根据权利要求3所述的多元LDPC码译码方法,其特征在于步骤(4)所述的变量节点更新模块按超列运算,采用多路并行结构。
6.根据权利要求3所述的多元LDPC码译码方法,特征在于步骤(3)所述的校验节点更新模块和步骤(4)所述的变量节点更新模块将运算结果填入存储空间,按如下规则填写:
当任一单方模块运算完成后,将运算结果回填至同一存储空间中参与节点更新运算的数据地址;
当任一单方模块结束更新运算后,另一方将存储空间中的内容擦除继续使用同一存储空间存入。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010137864.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类