[发明专利]节省存储资源的多元LDPC码译码方法及装置

说明书

技术领域

本发明涉及通信系统，属于数字通信系统中的前向纠错装置，特别是提供一种多元LDPC码的译码方法，可以在信道编码方式为多元LDPC码的通信系统中采用，尤其适用于以自适应编码调制技术为核心的宽带无线通信系统，以满足高速高效的要求。

背景技术

LDPC码是一类校验矩阵为稀疏矩阵的线性分组码，最早由Gallager于1962年提出，译码器使用了低复杂度的迭代译码算法。由于受到当时计算能力的限制，LDPC码曾一度被认为是一种不实用码，很长的一段时间内被人们所忽视。到了上世纪90年代初Turbo码的问世，特别是硬件水平的飞速发展，LDPC码的优异性能才重新为人们所认识。1996年，MacKay和Neal指出具有线性译码复杂度的随机构造的LDPC长码可以与Turbo码匹敌。1997年Luby等扩展了Gallager的规则LDPC码，提出了性能更优越的非规则LDPC码。目前，大部分研究工作以及发明专利是针对二元LDPC码的。一些具有高速、快速译码算法、低存储器需求的结构型二元LDPC译码器已经被广泛应用到各种通信系统中，如3GPP2、802.16e、802.11n等等。

1998年，Davey和MacKay研究了多元LDPC码，结果表明其性能要优于二元LDPC码，但这是以更大的编译码复杂度换取的。2005年，Shu Lin等人提出了几种基于有限域构造多元准循环LDPC码的方法，其编码增益超过采用代数译码算法下相同码长和码率的RS码。

与二元LDPC码相比，多元LDPC码的不仅具有更好的纠错性能，并且抗突发错误能力强、适合高速率传输。但是现有的多元LDPC的研究工作做得相对较少，存在很多问题：包括较高的存储空间以及较复杂的编码过程等方面。尤其是在多元LDPC码的译码问题上，多元LDPC符号所在的域是GF(q)，其中q＝2^m。由于多元LDPC码译码算法是在符号级上的，所以标准的和积算法的实现复杂度会随着m的增加而迅速增加。另一方面，为提高多元LDPC码的纠突发错误能力，又希望增大m，因此就形成了多元LDPC码在译码算法复杂度和纠错性能之间的不平衡性。

发明内容

本发明的目的是为了克服现有技术的不足，提供一种节省存储资源的多元LDPC码译码方法及设备，以实现多元LDPC码中译码复杂度和纠错性能的平衡，在译码复杂度固定情况下，降低对译码设备中存储空间的高容量需求，以便使GF(q)域上的多元LDPC码在实际系统中得到更好的应用。

为实现上述目的，本发明提出一种节省存储资源的多元LDPC码译码装置，包括：

加载模块，用于接收并存储软信息；

变量节点更新模块，用于接收校验节点传输的信息并将其按超列运算，更新变量节点的信息，并将更新后的自身信息传输给校验节点更新模块；

校验节点更新模块，用于接收变量节点传输的信息并将其按超行运算，更新校验节点的信息，并将更新后的信息传输给变量节点更新模块；

路由模块，用于存储校验矩阵H中变量节点和校验节点的互联信息，传输给变量节点更新模块和校验节点更新模块作为迭代时的运算关系；

卸载模块，用于接收和判决每轮变量节点更新模块迭代运算完成后的信息序列c，如果cH^T＝0成立，则将译码结果c中的信息位输出；如若达到最大迭代次数，无论cH^T＝0是否成立，都要将译码结果c中的信息位输出；

控制逻辑模块，用于向所述的各个模块传送控制信息，使其处于正常的工作时序下，保证数据流动的正确性。

为实现上述目的，本发明提出的一种节省存储资源的多元LDPC译码方法，包括如下步骤：

(1)加载模块接收和储存调器输出的解调信息向量；

(2)变量节点更新模块从加载模块中读取解调信息向量，并将向量中的n_m个较大实值及其对应的域值传递给校验节点，n_m≤q，q为多元LDPC码所在的GF(q)域的大小；

(3)校验节点更新模块从路由模块中读取信息向量，首先对信息向量做域值置换，之后对信息向量进行超行运算，并对运算结果做逆域值置换，最后将运算结果填入路由模块中的存储空间；

(4)变量节点更新模块从路由模块中读取信息向量，进行超列运算后，将运算结果填入路由模块中的存储空间，并将更新后全部变量节点信息组成的译码序列c传递给卸载模块；

(5)卸载模块对译码序列c进行判决，若满足cH^T＝0或达到最大迭代次数，则将译码序列中的信息位输出，并记录当前轮次迭代次数；否则，转到步骤(3)。