[发明专利]三值铁电存储器电路

权利要求书

1.一种三值铁电存储器电路，其特征在于，所述存储器电路包括存储单元 阵列、读出电路以及中间状态输入电路；

所述存储单元阵列包含若干存储单元，每个存储单元由两个铁电电容C0、 C1和两个NMOS晶体管M0、M1组成；

字线WL接到两个NMOS晶体管M0、M1的栅极，控制存储单元的开启和 关闭；

其中，NMOS晶体管M0的源极接到位线BL，漏极连接到铁电电容C0一 端的存储节点，该铁电电容C0的另一端与板线PL相连；NMOS晶体管M1的 源极接到位线BL/，漏极接到铁电电容C1一端的存储节点，该铁电电容C1的 另一端与板线PL相连；

所述读出电路由6个NMOS晶体管N0、N1、N2、N3、N4、N5、5个灵敏 放大器SA0、SA1、SA2、SA3、SA4以及一个4-3编码器组成；

其中，二值读出电路选通信号SEL0连至晶体管N0、N1的栅极，控制传统 二值读出单元的开启和关闭，晶体管N0的源极连至位线BL，晶体管N1的源 极连至位线BL/，两者的漏极连至灵敏放大器SA0的输入，比较放大进行输出；

三值读出电路选通信号SEL1连至晶体管N2、N3的栅极，三值读出电路选 通信号SEL2连至晶体管N4、N5的栅极，控制三值读出单元的开启和关闭，晶 体管N2、N4的源极连到位线BL，晶体管N3、N5的源极连到位线BL/，晶体 管N2、N3的漏极分别连至两个灵敏放大器SA1、SA2的输入端与参考电压Vrefl 作比较，晶体管N4、N5的漏极分别连至另两个灵敏放大器SA3、SA4的输入 端与参考电压Vrefh作比较，经灵敏放大后输出给4-3编码器进行二进制逻辑值 的编码，编码器输出数据DATA0、DATA1、DATA2；

所述中间状态输入电路由两个晶体管N6、N7组成，其中中间状态写入使 能信号WRM连至晶体管N6的栅极，中间状态写入使能信号WRM/连至晶体管 N7的栅极，控制中间状态输入电路的开启和关闭，晶体管N6的源极连至位线 BL，晶体管N7的源极连至位线BL/，晶体管N6、N7的漏极连至使所述存储单 元铁电电容进入中间状态的电压Vm。