[发明专利]低栅极阻抗的沟槽式功率半导体结构及其制造方法

权利要求书

1.一种低栅极阻抗的沟槽式功率半导体结构的制造方法，其特征在于，包括下列步骤：

提供一硅基材；

形成一图案层于该硅基材的一上表面，该图案层具有一开口以定义一栅极沟槽；

通过该图案层蚀刻该硅基材以形成该栅极沟槽；

形成一栅极介电层至少覆盖该栅极沟槽的内侧表面；

形成一第一多晶硅结构于该栅极沟槽内；

沿着该开口的侧壁形成一间隔层结构；

形成一第二多晶硅结构于该间隔层结构所定义出的空间内；以及

去除该间隔层结构与该图案层。

2.如权利要求1所述的低栅极阻抗的沟槽式功率半导体结构的制造方法，其特征在于，该间隔层结构至少覆盖部分该第一多晶硅结构的一上表面。

3.一种低栅极阻抗的沟槽式功率半导体结构的制造方法，其特征在于，包括下列步骤：

提供一硅基材；

形成一栅极沟槽于该硅基材内；

形成一栅极介电层至少覆盖该栅极沟槽的内侧表面；

形成一多晶硅结构于该栅极沟槽内；

形成一保护层结构于该栅极沟槽内，并且覆盖该多晶硅结构的裸露表面；

利用湿氧化的方式，于该硅基材的上表面成长一氧化层延伸至该保护层结构下方的该多晶硅结构；以及

去除裸露于外的该氧化层。

4.如权利要求3所述的低栅极阻抗的沟槽式功率半导体结构的制造方法，其特征在于，该保护层结构由氮化硅所构成。

5.如权利要求3所述的低栅极阻抗的沟槽式功率半导体结构的制造方法，其特征在于，形成该保护层结构的步骤包括：

沿着该硅基材与该多晶硅结构的表面起伏，形成一第一保护层；

形成一第二保护层于该第一保护层上，该第二保护层填满该栅极沟槽；以及

去除该栅极沟槽外的该第一保护层与该第二保护层。

6.如权利要求5所述的低栅极阻抗的沟槽式功率半导体结构的制造方法，其特征在于，该第一保护层由氮化硅所构成，该第二保护层由氧化硅所构成。

7.一种低栅极阻抗的沟槽式功率半导体结构，其特征在于，包括：

一硅基材；

一栅极沟槽，位于该硅基材内，并且延伸至该硅基材的一上表面；

一栅极氧化层，位于该栅极沟槽的内侧表面；以及

一栅极多晶硅结构，位于该栅极沟槽内，并且具有一突出部，向上伸出该硅基材的该上表面，该突出部的侧面具有一凹陷，使邻接于栅极沟槽的该硅基材的上表面裸露于外。

8.如权利要求7所述的一低栅极阻抗的沟槽式功率半导体结构，其特征在于，该凹陷的下缘邻接于该硅基材的该上表面。

9.如权利要求7所述的一低栅极阻抗的沟槽式功率半导体结构，其特征在于，该凹陷的上缘邻接于该栅极多晶硅结构的一上表面。

10.如权利要求7所述的一低栅极阻抗的沟槽式功率半导体结构，其特征在于，该突出部的最大宽度大致小于该栅极沟槽的开口宽度。