[发明专利]单管单电容型铁电存储器无效

专利信息
申请号: 201010140458.9 申请日: 2010-04-02
公开(公告)号: CN101814313A 公开(公告)日: 2010-08-25
发明(设计)人: 贾泽;张弓;任天令;陈弘毅 申请(专利权)人: 清华大学
主分类号: G11C11/22 分类号: G11C11/22;G11C7/06;G11C7/22
代理公司: 北京众合诚成知识产权代理有限公司 11246 代理人: 黄家俊
地址: 100084 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 单管单 电容 型铁电 存储器
【权利要求书】:

1.一种基于读出自参考反相器的单管单电容型铁电存储器,其 特征在于,所述的铁电存储器由铁电存储阵列和读出电路两部分组 成;

其中,铁电存储阵列的每列单管单电容型存储单元共用一条位线 BLi,其中,i=0...m,每行单管单电容型存储单元共用一条字线WLj 及一条板线PLj,其中j=0...n;

所述读出电路由读出自参考反相器和灵敏放大电路组成,其中, 所述铁电存储阵列的每列接一个读出自参考反相器,灵敏放大器接在 所述读出自参考反相器的两端;

所述读出自参考反相器由第一NMOS管M0、第二NMOS管M2、 第一PMOS管M1和第二PMOS管M3组成,第一NMOS管M0的 栅极连至每列共用位线BLi上,其中i=0...m,其源极与第二NMOS 管M2的漏极相接,其漏极与第一PMOS管M1的漏极相接作为所述 读出自参考反相器的输出;第一PMOS管M1的栅极也连至所述该列 共用位线BLi上,其源极与第二PMOS管M3的漏极相接;第二NMOS 管M2和第二PMOS管M3的栅极分别连至使能信号Read_en及 第二NMOS管M2的源极接地,第二PMOS管M3的源极接 至电源vdd_inv。

2.如权利要求1所述的铁电存储器,其特征在于,所述第一NMOS 管M0和第一PMOS管M1为低阈值MOS管。

3.一种对基于权利要求1或2所述的铁电存储器进行写入操作的 方法,其特征在于,整个操作过程分为4个阶段T0、T1、T2、T3;

-T0阶段中,预充电信号PRE为高电平,整个存储阵列处于预 充电状态;

-T1阶段中,预充电信号PRE变为低电平,待写入的数据出现 在位线BL上,相应的字线WL信号由低电平变为高电平,待操作的 存储单元处于开启状态;

-T2阶段中,字线WL保持高电平,在板线PL信号的脉冲作用 下,数据写入铁电存储单元;

-T3阶段中,预充电信号PRE由低电平变为高电平,字线WL 由高电平变为低电平,存储单元关闭,写操作结束。

4.一种对基于权利要求1或2所述的铁电存储器进行读操作的方 法,其特征在于,整个操作过程分为5个阶段t0、t1、t2、t3、t4;

-t0阶段中,预充电信号PRE为高电平,存储阵列处于预充电状 态;

-t1阶段中,预充电信号PRE变为低电平,相应的字线WL由低 电平变为高电平,板线PL由低电平变为高电平,位线BL上的电压 变为V0或V1,取决于存储单元中存储的数据是‘0’或‘1’;

-t2阶段中,读出自参考反相器使能,然后激活灵敏放大器,数 据从存储单元读出;

-t3阶段中,板线PL由高电平变为低电平,数据回写到存储单 元中;

-t4阶段中,预充电信号PRE由低电平变为高电平,字线WL信 号由高电平变为低电平,读操作结束。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201010140458.9/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top