[发明专利]具有用于修复缺陷单位单元的冗余电路的半导体存储装置

说明书

相关申请的交叉引用

本发明要求在2009年12月29日提交的韩国专利申请号10-2009-0132874的优先权，其整体内容被引用合并于此。

技术领域

本发明的示例性实施例涉及一种半导体存储装置，并且更具体地，涉及一种增加用于修复缺陷单位单元并且减小半导体存储装置中的总面积的列冗余电路的效率的半导体存储装置。

背景技术

在具有多种半导体器件的系统中，半导体存储装置可以用作数据存储。半导体存储装置可以输出对应于从例如中央处理单元(CPU)的数据处理器接收的地址的数据，或者将从数据处理器接收的数据存储到通过地址选择的存储单元中。

随着系统的操作速度的增加和半导体集成电路技术的发展，期望半导体存储装置的更高速度的输入/输出操作。正在需要可以存储更多的数据、迅速地读写数据并且降低功耗的半导体存储装置。在满足这些需要时，用于在半导体存储装置中传输多种信号的信号线的宽度和用于存储数据的单位单元的尺寸已逐渐变小。结果，半导体芯片中包括的信号线的数目和单位单元的数目增加以便于满足对大容量半导体存储装置的需要。

然而，大容量半导体存储装置的设计和制造工艺也正变得更加困难。例如，随着半导体存储装置中包括的元件尺寸缩小，往往出现缺陷。特别地，缺陷可能存在于信号线之间或者信号线和单位单元之间，其中这些缺陷起到使半导体存储装置的缺陷率增加的作用。当在半导体存储装置中未适当地修复/补偿这些缺陷时，产量可能受到损害。作为解决该问题的方法，半导体存储装置可以包括被配置为检测和修复缺陷的列冗余电路。

可用于替换缺陷单位单元的列冗余电路常常包括在半导体存储装置中的多个区块的每个区块中。每个区块可以包括具有单位单元的单元矩阵、提供用于访问行地址的电路的行控制区域和提供用于访问列地址的电路的列控制区域。列冗余电路可以包括被配置为修复缺陷单位单元的行地址的行冗余电路和配置为用于修复缺陷单位单元的列地址的列冗余电路。行冗余电路和列冗余电路分别包括在每个区块中的行控制区域和列控制区域中。

图1示出了说明具有堆叠区块结构的传统的半导体存储装置的示图。

参照图1，在具有堆叠区块结构的传统的半导体存储装置中，相邻区块的列控制区域被设置为相互接触。

图1中的半导体存储装置包括多个区块。每个区块典型地包括：包括多个单位单元的单元矩阵、包括被配置为控制字线的行解码器(XDEC，未示出)的行控制区域和包括被配置为控制列线的列解码器(YDEC)的列控制区域。列控制区域包括被配置为对从单位单元输出的数据解码的列解码器(YDEC)和列冗余电路。此外，半导体存储装置中的每个区块的列控制区域包括通过多个熔丝实现的列冗余电路。

相邻区块的每一个包括对应的列冗余电路。列冗余电路接收用于控制区块中的单元矩阵的列地址，并且在单位单元中出现缺陷时，用于将对应于缺陷单位单元的列地址替换为用于修复缺陷单元的备用单元的列地址。该操作被称为“修复操作”。

因此，如图1中说明的，半导体存储装置包括对应于上区块BANK0的列地址的列冗余电路和对应于下区块BANK1的列地址的列冗余电路。

图2是说明图1中的上区块BANK0的传统的列冗余电路的框图。

传统的半导体可以分别包括对应于第一区块BANK0的列地址的列冗余电路和对应于第二区块BANK1的列地址的列冗余电路。第一区块BANK0中包括的熔丝组件222仅检测第一区块BANK0的缺陷单位单元。

参照图2，第一区块BANK0的列冗余电路包括熔丝单元220和比较单元240。

熔丝单元220包括熔丝组件222和缺陷单元地址产生单元226。

熔丝组件222基于重置信号WLCB_B0和单元矩阵信号XMAT_B0<0:n>输出缺陷指示信号YA_B0。当第一区块BANK0进入预充电模式时重置信号WLCB_B0被激活，以重置图3中示出的节点A处的修复检测信号REP_DET。单元矩阵信号XMAT_B0<0:n>被选择性地激活，以指示在区块中的单元矩阵中选择的单元矩阵。缺陷指示信号YA_B0被激活，以指示在所选择的单元矩阵中存在缺陷单位单元。