[发明专利]半导体器件无效

专利信息
申请号: 201010142391.2 申请日: 2006-02-14
公开(公告)号: CN101807573A 公开(公告)日: 2010-08-18
发明(设计)人: 铃木进也;樋口和久 申请(专利权)人: 株式会社瑞萨科技
主分类号: H01L27/02 分类号: H01L27/02;H01L23/528
代理公司: 北京市金杜律师事务所 11256 代理人: 王茂华;郑菊
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体器件
【说明书】:

分案申请

本申请是申请号为“200610007481.4”、申请日为“2006年2月14日”、发明名称为“半导体器件”的发明专利申请的分案申请。

相关申请的交叉引用

本申请要求于2005年2月15日提交的日本专利申请No.2005-037129的优先权,其内容据此通过参考引入本申请。

技术领域

本发明涉及一种半导体器件,并且特别地涉及一种技术,该技术可有效适用于在便携式电话或大尺寸显示器中使用的液晶显示(LCD)驱动器。

背景技术

例如,在如LCD驱动器这样的半导体器件中,随着液晶显示屏的分辨率变得更高,从半导体器件向液晶显示面板发送非常大量的信号,并且因此现在存在对半导体器件的多输出的需求,也就是,要使作为半导体器件的外部终端的突起(bump)数和在突起下方形成的电极焊盘数增加。

由于需要保证在半导体芯片安装侧上建立高键合强度和键合精度及标准等,所以与半导体元件和布线的尺寸减小相比,不能使各个这样的电极焊盘的尺寸太小。因此,在多输出型半导体器件中,例如采用一种方法,其中在朝向布置有半导体元件和布线的半导体芯片的内侧的区域中,设置电极焊盘。

在专利文献1中,描述了使半导体芯片的主表面的一个区域内布置的多个电极焊盘的基础(base)一致,以使多个电极焊盘的高度一致的效果,在这个区域内布置有半导体元件和布线。

在专利文献2中,描述了在LCD驱动器中形成的内部电路与电极焊盘之间设置保护元件的效果。

[专利文献1]

日本未审专利公开No.2004-95577

[专利文献2]

日本未审专利公开No.2002-246470

发明内容

对于如LCD驱动器这样的半导体器件,存在有减小半导体芯片的面积的需求。然而,如上所述,与半导体元件的尺寸和布线的尺寸相比,难以减小电极焊盘的尺寸。因而,需要有效地使用由布线等占用的区域。

本发明的一个目的是提供一种技术,它能扩大在一个半导体芯片的主表面上的布线区域,特别是在一个LCD驱动器的半导体芯片主表面中的信号布线区域,而不增加芯片面积。

从以下描述及附图,本发明的以上和其他目的及新颖特征将变得显而易见。

以下是对这里公开的本发明的典型方式的概要。

一种半导体器件,包括一个第一区域,布置在例如LCD驱动器的半导体器件的半导体芯片的端侧上,在第一区域内形成有一个第一保护元件;一个第二区域,关于第一区域布置在半导体芯片的内侧上,在第二区域内形成有一个第二保护元件;和一个第三区域,关于第二区域布置在半导体芯片的内侧上,在第三区域内形成有一个内部电路,其中在第二区域的第一区域侧上,设置一个输出端口(outlet port),用于来自第一和第二保护元件的布线,该布线提供内部电路与第一和第二保护元件之间的电连接。

本发明还提供一种半导体器件,包括:矩形形状的半导体衬底,所述半导体衬底具有第一长边,与所述第一长边相对的第二长边,第一短边以及与所述第一短边相对的第二短边;多个第一突起,形成在所述半导体衬底上方并且沿着所述第一长边安置;多个第二突起,形成在所述半导体衬底上方并且沿着所述第二长边安置;多个布线,形成在所述第一突起下方;以及多个虚设布线,形成在所述第一突起下方并且与所述布线形成在同一层,其中安置在所述第一短边或者所述第二短边附近的所述虚设布线的数目大于安置在所述第一长边的中心部分附近的所述虚设布线的数目。

本发明还提供一种半导体器件,包括:矩形形状的半导体衬底,所述半导体衬底具有第一长边,与所述第一长边相对的第二长边,第一短边以及与所述第一短边相对的第二短边;多个第一突起,形成在所述半导体衬底上方并且沿着所述第一长边安置;多个第二突起,形成在所述半导体衬底上方并且沿着所述第二长边安置;多个布线,形成在所述第一突起下方;多个虚设布线,形成在所述第一突起下方并且与所述布线形成在同一层;多个保护元件,形成在所述半导体衬底上,与所述布线电连接并且在平面图中安置在所述第一突起下方,其中所述虚设布线不与保护元件电连接,以及其中安置在所述第一短边或者所述第二短边附近的所述虚设布线的数目大于安置在所述第一长边的中心部分附近的所述虚设布线的数目。

以下是对这里公开的本发明的典型方式所获得的效果的简短描述。

可以在不增加半导体芯片的面积情况下,扩大半导体芯片的主表面上的布线面积。

附图说明

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201010142391.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top