[发明专利]沟槽的形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及沟槽的形成方法。

背景技术

PCRAM(相变存储器)是基于相变材料的可逆相变，利用其非晶态时的半导体高阻特性与多晶态时的半金属低阻特性实现存储的技术。随着集成电路技术的发展，特别是光刻等微纳加工技术水平的迅速提高，利用纳米尺度相变材料的电阻特性实现非挥发的存储技术引起了工业界的重视。

针对高密度PCRAM，器件制备尺寸的物理极限的研究又是一个研究热点。最新研发的PCRAM(存储单元尺寸为3nm×2nm)显示出了其替代计算机硬盘的潜力，模拟结果认为其存储单元的尺寸可以小到帕nm。因此，PCRAM技术在高密度存储方面具有很大的发展空间。这些小尺寸存储器件的尺寸降低是非常关键和重要的，尺寸降低可以实现密度的增大，从而实现同样的面积下更高容量的存储。

相变存储器器件单元的相变过程最终要与MOS管或二极管的开关效应构成存储单元，例如在申请号为“200810033926.5”的中国专利文献中提供了一种高密度相变存储器的结构与制备的工艺。图1所示为一种现有的PCRAM的结构示意图，如图1所示，字线6与位线(未图示)在不同平面交叉排布，两者交叉点处排布相变存储单元8和二极管10的串联结构。这样一条字线6与一条位线即确定了唯一的操作相变存储单元8。当字线6为高电平时，二极管10处于反向截止状态，外围电路11无法对相变存储单元操作8；当字线6为低电平时，位线电平如果高于二极管10阀值电压，那么二极管10处于正向导通状态，外围电路11发出的电流由位线通孔9向上流至位线，又经过相变存储单元8和二极管10流入处于低电平的字线6，通过逻辑控制电路5回到外围电路11中，从而形成一条电流回路，实现了对存储单元的操作。

从图1中可以看出，在PCRAM的制作过程中需要对半导体衬底上的外延层进行刻蚀形成深槽，从而刻蚀形成阵列排列的沟槽，然后进行N型和P型掺杂，形成N型掺杂层及所述N型掺杂层上的P型掺杂层。随着器件特征尺寸的减小，所需的沟槽特征尺寸(CD)越来越小，沟槽之间的距离也越来越小，沟槽的深宽比也越来越大(通常深宽比大于10)，而采用现有的含氟的刻蚀工艺形成的沟槽不但有如图2所示的缺点：在沟槽的侧壁20形成条纹状损伤21；而且制造受到特征尺寸的限制，无法进一步的将沟槽的CD减小，也无法达到所需的沟槽深宽比，从而使得相变存储器器件的发展受到限制。

发明内容

本发明提供一种将沟槽的CD进一步减小，且沟槽的深宽比增大的沟槽阵列的形成方法。

为解决上述问题，本发明提供包括：提供半导体衬底，所述半导体衬底表面形成有掩膜层；图案化掩膜层，形成具有沟槽的掩膜图案；利用掩膜图案做掩膜，用含氟的刻蚀气体对所述掩膜层进行刻蚀，直至暴露出半导体衬底；利用掩膜图案和刻蚀后的掩膜层做掩膜，采用体积比为13＜HBr∶O₂＜25的刻蚀气体，54℃＜刻蚀腔室内静电吸盘的负极温度＜60℃的刻蚀条件对所述半导体衬底进行刻蚀，直至形成深宽比大于10的沟槽。

与现有技术相比，本发明具有以下优点：本发明选用先进的刻蚀工艺，采用体积比为13＜HBr∶O₂＜25的刻蚀气体，54℃＜刻蚀腔室内静电吸盘的负极温度＜60℃的刻蚀条件对所述半导体衬底进行刻蚀，形成的深宽比大于10的沟槽侧壁不会出现条纹状损伤。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。

图1是一种现有的PCRAM的结构示意图；

图2是采用NF₃刻蚀形成的沟槽侧壁的形貌扫描电镜图片；

图3为本发明的沟槽的形成方法的流程图；

图4～图12为本发明的沟槽的形成方法的示意图。

具体实施方式