[发明专利]芯片封装体及其形成方法

说明书

技术领域

本发明涉及芯片封装体，且特别是涉及芯片下包覆有金属层的芯片封装体。

背景技术

随着半导体工艺技术的不断进步，可在更小的芯片中形成更多的半导体元件。除了使芯片的效能更为提升外，还能节省晶片面积而降低成本。然而，随着芯片尺寸缩小化与元件密度的增加，其输出/输入连接(I/O)的数目与密度也增加，造成芯片与外界间的导电通路形成不易。此外，缩小化芯片中的高密度元件于运作时，容易产生过多的热能而影响芯片的效能。

发明内容

本发明的目的在于提供一种芯片封装体及其形成方法，以解决上述问题。

为达上述目的，本发明实施例提供一种芯片封装体，包括基底；凹槽，自基底的上表面向下延伸；金属层，位于基底之上，且顺应性覆盖于此凹槽的侧壁与底部上；芯片，具有上表面，设置于凹槽中的金属层上，此芯片的上表面不低于凹槽外的金属层的上表面；以及保护层，覆盖于芯片之上。

本发明实施例提供一种芯片封装体的形成方法，包括提供暂时基底；在暂时基底上形成柔性绝缘层；在柔性绝缘层上接合芯片；将柔性绝缘层硬化为绝缘层；在暂时基底上形成金属层，金属层顺应性覆盖于绝缘层与芯片之上；在金属层上形成介电层；移除暂时基底；移除绝缘层；以及在芯片上形成保护层。

本发明另一实施例提供一种芯片封装体的形成方法，包括提供暂时基底；在暂时基底上形成绝缘层；在绝缘层上形成柔性绝缘层；在柔性绝缘层上接合至少一芯片；在暂时基底上形成金属层，金属层顺应性覆盖于柔性绝缘层与芯片之上；在金属层上形成介电层；移除暂时基底；移除柔性绝缘层；以及在芯片上形成保护层。

附图说明

图1A-图1G为本发明实施例的芯片封装体的一系列工艺剖视图；

图2A-图2G为本发明另一实施例的芯片封装体的一系列工艺剖视图；

图3A-图3E为本发明数个实施例中的芯片封装体的示意图；

图4A-图4C为本发明实施例的芯片接合步骤的一系列工艺剖视图。

附图标记说明

100～暂时基底；

102、201、202～柔性绝缘层；

102a、101a、201a、202a～绝缘层；

104、104a、104b～芯片；

106～金属层；

106a、106b～金属图案；

108～介电层；

110～保护层；

112、112a、112b～导电结构；

302a、302b～凹槽；

105a、105b、107、108a～表面。

具体实施方式

以下将详细说明本发明实施例的制作与使用方式。然而应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及第一材料层位于第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。

图1A-图1G显示本发明实施例的芯片封装体的一系列工艺剖面图。如图1A所示，提供暂时基底100。暂时基底100包括半导体材料、绝缘材料、金属材料、或前述的组合。在实施例中，暂时基底100例如为硅晶片或硅基底等。

接着，在暂时基底100上形成柔性绝缘层102。在后续工艺中，柔性绝缘层102将用以固定设置于其上的芯片，因此柔性绝缘层优选能使芯片陷入于其中而固定。柔性绝缘层102的材料例如为蜡、高分子材料、或前述的组合。柔性绝缘层102的形成方式例如包括网印涂布(screen printing)、胶膜涂布(1amination printing)、或旋转涂布(spin coating)。