[发明专利]电容元件及其制造方法、固态成像器件以及成像装置

说明书

技术领域

本发明涉及一种电容元件及其制造方法、固态成像器件以及成像装置。

背景技术

MOS电容器在平带(flat band)附近具有电容值的转折点(在n型和p型的情况下分别为反转和累积)，且其电容值随栅极电压而改变。

作为具有在平带附近的转折点的电容器，或者具体地不具有电压跟随特性的电容器，已知包括栅极电极、硅氧化物(SiO₂)膜和具有高浓度杂质的硅层的结构的电容元件。在这样的电容元件中，硅基板经历高浓度离子注入以简并硅的费米能级，且所得到的类金属部分用作沟道层。在离子注入之后，热氧化膜形成在硅基板的表面上，且经由热氧化膜形成栅极电极，从而形成电容元件。

例如，JP-A-61-048957公开了这样的技术，在该技术中，在半导体基板表面上形成热氧化膜之后，形成穿通热氧化膜的开口，且薄氧化物膜在开口中形成于半导体基板上。然后，对整个薄氧化物膜实施高浓度离子注入以在半导体基板中形成高浓度区域，并且金属电极形成在薄氧化物膜上以形成MOS电容器。

通常，LOCOS结构或者STI(浅沟槽隔离)结构的元件隔离区域形成在硅基板的形成有电容元件的区域中。以下的描述基于LOCOS结构的元件隔离区域。

为了防止离子注入期间的污染、碰撞(knocking)以及损坏，由例如10nm到30nm厚的热氧化膜实现的预氧化物膜在形成元件隔离区域之后形成在硅基板表面上。

然后，为了在高浓度区域中生成沟道，杂质以高的浓度被离子注入到整个预氧化膜。这里，如同在沟道区域中，例如元件隔离区域(硅氧化物膜)中也被以高浓度离子注入杂质。

然后，如图20A中所示，由硅氧化物膜形成的元件隔离区域112利用LOCOS法(局部氧化法)形成在硅基板111上，且预氧化物膜151形成在硅基板111上。然后，硅基板111经历经由预氧化物膜151的高浓度离子注入以形成由扩散层形成的第一电极121。这里，元件隔离区域112的未覆盖抗蚀剂掩模141的硅氧化物膜被离子注入损坏(未示出)。尽管未示出，但硅基板111在元件隔离区域112的边缘的下方经历低浓度离子注入。

在离子注入之后，预氧化物膜151在所实施的预清洗中利用氢氟酸基化学物质被去除以形成电容器氧化物膜，且硅基板111的表面利用SC清洗(APM清洗)被净化。

结果，如图20B所示，预氧化物膜151(见图20A)被去除，且暴露硅基板111。

然而，在实践中，如图21A所示，元件隔离区域112的在离子注入期间被损坏的硅氧化物膜在去除预氧化物膜151的过程中过刻蚀多于未损坏部分(见图20A)。这是因为元件隔离区域112的在离子注入期间被损坏的硅氧化物膜具有大于未损坏部分的刻蚀速率。

在元件隔离区域112的边缘处经历高浓度离子注入的部分被离子注入损坏，从而，元件隔离区域112的硅氧化物膜被过刻蚀而硅基板111被暴露。硅氧化物膜的过刻蚀在LOCOS结构的鸟喙部分处特别显著。当离子注入杂质的量(剂量)是1×10¹⁴/cm²以上时过刻蚀特别显著。

结果，未经历高浓度离子注入的硅基板部分111A被暴露。

之后，如图21B所示，电容器氧化物膜122利用例如热氧化法形成在硅基板111的表面上。这里，因为杂质浓度在第一电极121部分中较高，所以其中的电容器氧化物膜122变得厚于未经历高浓度离子注入的硅基板部分111A中的厚度。也就是，已知的增强氧化发生。因为通过元件隔离区域112的过刻蚀暴露的硅基板部分111A由元件隔离区域112屏蔽且未经历高浓度离子注入，所以其中的电容器氧化物膜122变得薄于经历高浓度离子注入的部分(第一电极121)中的厚度。

然后，如图22所示，第二电极123形成在电容器氧化物膜122上以形成包括第一电极121、电容器氧化物膜122和第二电极123的电容元件120。因为电容器氧化物膜122具有厚度变化，所以元件隔离区域112边缘处的薄部分也利用电容器氧化物膜122而用作电容元件120中的电容器，该电容器存在寄生电容的问题。此外，该部分用作并联电容器，且引起电容元件的总体电压跟随特性的劣化。此外，耐压性在电容器氧化物膜122的薄部分中是低的。结果，电容元件120的可靠性差。

发明内容

需要克服利用氧化法难以形成均一厚度的电容元件的电容氧化物膜的困难。

本发明能够形成具有均一厚度的电容绝缘膜而改善电容元件的总体电压跟随特性和耐压性，从而改善其可靠性。

根据本发明实施例的电容元件包括：