[发明专利]半导体晶圆及图案对准方法

说明书

技术领域

本发明大体上是有关于制造半导体组件，且特别是有关于制造这些半导体组件的图案对准方法与设计结构。

背景技术

半导体集成电路(IC)产业已历经快速成长。集成电路材料与设计上科技进步已形成数个集成电路世代，其中每个世代具有较前一世代小的特征尺寸与更复杂的电路。半导体组件传统上是利用一连串图案化已图案化或未图案化层，且连续图案化层上的特征在空间上与其它特征相关。在制作过程中，每个图案化层必须以一准确程度与前一些图案化层对准。图案对准技术一般会提供对准标记，以达到全曝光场的对准。随着科技节点的持续缩减，已经注意到这样的对准技术在场内提供较不令人满意的对准。

发明内容

因此，本发明的一目的就是在提供一种半导体晶圆，其一曝光场内设有数个对准标记，因此可有效改善晶片内特征的对准。

本发明的另一目的是在提供一种图案对准方法，通过在一曝光场内设有数个对准标记，不仅可达到全场对准，亦可达到在一场中的独立特征的对准。

本发明提供许多不同的实施例。提供一种示范半导体晶圆。半导体晶圆包含一曝光场；一晶粒，位于曝光场内，其中此晶粒包含集成电路区、密封环区以及角落应力解除区；以及一晶粒对准标记位于密封环区与角落应力解除区之间。

亦提供一种示范方法。此方法可提供晶片(chip)/晶粒(die)特征内的改良对准标记。此方法包含提供一半导体晶圆(wafer)；在半导体晶圆上定义一场(field)，其中此场的边缘是由一切割线所定义出；以及在此场内定义出一晶粒，其中此晶粒的边缘是由一切割线所定义出。多个对准标记形成于定义此场的边缘的切割线内且位于晶粒区的角落部分。

本发明的优点为通过在一曝光场内提供数个对准标记，不仅可达到全场对准，而且也可达到在一场中的独立特征的对准，进而可有效改善晶片内特征的对准。

附图说明

从以下结合所附附图所作的详细描述，可对本发明有更佳的了解。需强调的是，根据业界的标准实务，各特征并未依比例绘示，且目的仅是用以说明。事实上，为了使讨论更为清楚，各特征的数量及尺寸都可任意地增加或减少。

图1是绘示依照本发明的各实施方式的一种晶圆的上视图；

图2是绘示依照本发明的各实施方式的图1的晶圆的一部分的放大上视图；

图3A至图3F是绘示依照本发明的各实施方式的一种曝光场的上视图；

图4是绘示依照本发明的各实施方式的一种箱状叠对的对准图案；

图5是绘示依照本发明的各实施方式的一种曝光场的上视图；

图6A与图6B是绘示依照本发明的各实施方式的一种对准标记的上视图；

图7是绘示依照本发明的各实施方式的图5的曝光场的一部分的放大上视图。

【主要组件符号说明】

100：晶圆            102：场

102-1：场            102-2：场

102-3：场            102-4：场

102-5：场            102-6：场

102-n：场            104：切割线

200：晶粒/晶片       200-1：晶粒/晶片

200-2：晶粒/晶片     200-3：晶粒/晶片

200-4：晶粒/晶片     200-5：晶粒/晶片

200-6：晶粒/晶片     200-7：晶粒/晶片

200-8：晶粒/晶片     200-9：晶粒/晶片

210：集成电路区      212：密封环

214：角落应力解除区  302：对准标记

302A：上方目标/外箱  302B：内箱

304：对准标记        304A：对准标记

304B：对准标记       306：对准标记

306A：对准标记       306B：对准标记

400：外箱            402：内箱

404A：第一内箱       404B：第二内箱

A：第一距离          B：第一距离

C：第二距离          D：第三距离

d：距离

具体实施方式