[发明专利]薄膜晶体管、其制造方法和使用其的液晶显示面板和电子装置有效
申请号: | 201010149400.0 | 申请日: | 2010-03-25 |
公开(公告)号: | CN101853883A | 公开(公告)日: | 2010-10-06 |
发明(设计)人: | 盐田国弘 | 申请(专利权)人: | NEC液晶技术株式会社 |
主分类号: | H01L29/786 | 分类号: | H01L29/786;H01L29/36;H01L21/336;G02F1/1362 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 张成新 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 薄膜晶体管 制造 方法 使用 液晶显示 面板 电子 装置 | ||
1.一种薄膜晶体管,包括:
形成于基板上的半导体层,所述半导体层包括多晶半导体;
形成于所述半导体层上的栅电极,栅极绝缘膜被设置在所述半导体层和所述栅电极之间;以及
形成于所述半导体层中的掺杂有杂质的源极/漏极区,所述栅电极被夹在所述源极/漏极区之间,
其中,所述源极/漏极区中的杂质浓度设定为在2.5×1018/cm3到5.5×1018/cm3的范围内,而所述源极/漏极区中含有的杂质的活性化率设定在1%到7%的范围内。
2.根据权利要求1所述的薄膜晶体管,其中,所述多晶半导体层为多晶硅膜。
3.根据权利要求1所述的薄膜晶体管,其中,所述源极/漏极区中的所述杂质的所述活性化率设定在1%到5%的范围内。
4.根据权利要求1所述的薄膜晶体管,其中,至少在从栅极配线的端部到直接在接触孔下方的区域的区域中的所述杂质浓度和杂质活性化率形成为在所述杂质浓度和杂质活性化率的范围内。
5.根据权利要求1所述的薄膜晶体管,其中,硼或磷用作掺杂进所述源极/漏极区中的所述杂质。
6.根据权利要求1所述的薄膜晶体管,其中,平行地布置多个栅电极,且所有的所述多个栅电极连接到共用栅极配线。
7.一种液晶显示面板,包括具有通过组合权利要求1到6的任何一项或两项以及多项的结构的薄膜晶体管。
8.一种电子装置,包括:
薄膜晶体管,
其中,所述薄膜晶体管包括:
形成于基板上的多晶半导体层;
形成于所述多晶半导体层上的栅电极,栅极绝缘膜被设置在所述多晶半导体层和所述栅电极之间;以及
形成于所述多晶半导体层中的掺杂有杂质的源极/漏极区,所述栅电极被夹在所述源极/漏极区之间;
其中,所述源极/漏极区中的杂质浓度设定为在2.5×1018/cm3到5.5×1018/cm3的范围内,而所述源极/漏极区中含有的杂质的活性化率设定在1%到7%的范围内。
9.一种用于制造薄膜晶体管的方法,包括以下步骤:
通过多晶化基板上的非晶硅膜形成多晶硅膜,然后蚀刻所述多晶硅膜以形成所述薄膜晶体管的活性层;
将杂质掺杂进所述活性层的源极/漏极区中,使得所述源极/漏极区中的杂质浓度设定为在5.0×1018/cm3到5.5×1018/cm3的范围内;以及
退火所述源极/漏极区,使得杂质的活性化率设定在1%到7%的范围内。
10.根据权利要求9所述的用于制造薄膜晶体管的方法,进一步包括以下处理过程:
在所述基板的上表面上形成底层保护膜;
在所述底层保护膜的上表面上形成所述非晶硅膜;
通过多晶化所述非晶硅膜形成多晶硅膜;
蚀刻所述多晶硅膜以形成所述薄膜晶体管的活性层;
在所述活性层上形成栅极绝缘膜;
在所述栅极绝缘膜上形成包括栅电极的栅极配线;
通过使用所述栅电极作为掩模,当掺杂在所述浓度的范围内的所述杂质时形成所述源极/漏极区;
在所述栅极绝缘膜和所述栅极配线上形成间层绝缘膜;
退火所述源极/漏极区,使得所述源极/漏极区中的所述杂质的所述活性化率在所述范围内;
在所述源极/漏极区上的所述栅极绝缘膜中以及在所述栅极绝缘膜上的所述间层绝缘膜中形成接触孔;以及
通过所述接触孔形成连接到所述源极/漏极区的源极/漏极区配线。
11.根据权利要求9所述的用于制造薄膜晶体管的方法,其中,所述源极/漏极区中的所述杂质的所述活性化率设定在1%到5%的范围内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于NEC液晶技术株式会社,未经NEC液晶技术株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201010149400.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类